Pat
J-GLOBAL ID:200903022221337580
デイジー・チェーン回路
Inventor:
,
,
,
Applicant, Patent owner:
,
Agent (1):
合田 潔 (外2名)
Gazette classification:公開公報
Application number (International application number):1995239340
Publication number (International publication number):1996171543
Application date: Jul. 27, 1995
Publication date: Jul. 02, 1996
Summary:
【要約】【目的】 ニューラル・ネットワークの各ニューロン回路内に配置されたデイジー・チェーン回路を提供する。【構成】 それぞれのデイジー・チェーン回路は、すべてのニューロン回路が1つの連鎖として構成されるように隣接する2つのニューロン回路に直列に接続されている。このデイジー・チェーン回路は、その回路の入力信号(DCI)および出力信号(DCO)のそれぞれの値に基づいて、ニューロン回路の2通りの状態、すなわち、使用中または空き状態を区別し、さらに連鎖内の第1の空き状態または「学習可能」ニューロン回路を識別する。
Claim (excerpt):
複数のニューロン回路で構成されたニューラル・ネットワークにおいて、その入力信号および出力信号のそれぞれの値に応じて、ニューロン回路の2通りの状態(空き状態または使用中)を区別するために各ニューロン回路内に配置されたデイジー・チェーン回路であって、前記デイジー・チェーン回路がニューラル・ネットワークのニューロン回路が1つの連鎖として構成されるように、入力端子側で先行ニューロン回路のデイジー・チェーン回路によって生成された入力信号を受け取る手段と、後続ニューロン回路のデイジー・チェーン回路の入力端子に印加される出力信号を出力端子側で生成する手段と、入力信号の論理値をレジスタ手段にロードするために学習フェーズ中にアクティブに設定される格納イネーブル信号(ST)の制御下で入力信号を格納するレジスタ手段(601)と、前記レジスタに接続され、初期設定時に第1の論理値(L)をそこに強制収容できるようになっているリセット手段とを含み、第2の論理値(H)と等しい連鎖の第1の入力信号を持つために、連鎖内の第1のデイジー・チェーン回路の入力端子が第1の電位(VH)に接続される、デイジー・チェーン回路。
IPC (2):
G06F 15/18 520
, G06F 15/18
Return to Previous Page