Pat

J-GLOBAL ID：200903022279196375

半導体装置の製造方法

Inventor： 向井 良一
Applicant, Patent owner： 富士通株式会社
Agent (1)： 青木 朗 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992234797
Publication number (International publication number)：1994084829
Application date： Sep. 02, 1992
Publication date： Mar. 25, 1994
Summary：

【要約】【目的】 微小なビアホールにおいても金属薄膜を滑らかな表面形状を有する連続膜状態に形成すること。【構成】 ビアホールを有する絶縁層上に金属膜をPVD法により堆積するに際し、真空中で金属膜を堆積し、堆積された金属膜が不連続の段階で堆積を中断し、真空状態を維持した状態でアニールした後、再び該金属膜を堆積する。好ましくは、金属膜の堆積を高真空、特に5×10-7Torr以下の高真空で行う。

Claim (excerpt)：

ビアホールを有する絶縁層上に金属膜をPVD法により堆積するに際し、真空中で金属膜を堆積し、堆積された金属膜が不連続の段階で堆積を中断し、真空状態を維持した状態でアニールした後、再び該金属膜を堆積する工程を含むことを特徴とする半導体装置の製造方法。

IPC (2)：

H01L 21/285 ,  C23C 14/22