Pat

J-GLOBAL ID：200903022324568637

半導体装置及びその製造方法

Inventor： 瀬戸 正己 ,  種田 敏彦
Applicant, Patent owner： 株式会社リコー
Agent (1)： 野口 繁雄
Gazette classification：公開公報
Application number (International application number)：2001284785
Publication number (International publication number)：2003092353
Application date： Sep. 19, 2001
Publication date： Mar. 28, 2003
Summary：

【要約】【課題】 ヒューズを備えた半導体装置の信頼性を向上させ、かつチップ面積を小さくし、さらにトリミング工程の簡略化及びアセンブリ工期の短縮化を図る。【解決手段】 抵抗体につながるポリシリコン膜5の上層に、第1層間絶縁膜7を介して金属材料からなるヒューズ11を形成する。抵抗体とヒューズ11を別々の層に配置することによりチップ面積を小さくできる。さらに、ヒューズ11上の第2層間絶縁膜にトリミング用開口部25を設けても、ヒューズ11下には層間絶縁膜7が形成されているので、水分の影響による信頼性の劣化を防止できる。第2層間絶縁膜上に第2金属配線層29用の第2金属材料層をヒューズ11と同じ材料で形成し、第2金属材料層をパターニングして第2金属配線層29を形成するときにヒューズ11の切断も同時に行なう。

Claim (excerpt)：

抵抗体を構成するポリシリコン膜と、前記ポリシリコン膜を覆う層間絶縁膜上に形成された金属材料層からなり、前記層間絶縁膜に形成された接続孔を介して前記ポリシリコン膜と電気的に接続されているヒューズを備えたことを特徴とする半導体装置。

IPC (5)：

H01L 21/82 ,  H01L 21/3205 ,  H01L 21/822 ,  H01L 23/12 501 ,  H01L 27/04

FI (4)：

H01L 23/12 501 P ,  H01L 21/82 F ,  H01L 27/04 V ,  H01L 21/88 Z

F-Term (39)：

5F033HH09 ,  5F033JJ00 ,  5F033JJ09 ,  5F033KK04 ,  5F033KK09 ,  5F033NN32 ,  5F033PP15 ,  5F033QQ37 ,  5F033RR06 ,  5F033RR14 ,  5F033RR15 ,  5F033RR22 ,  5F033RR27 ,  5F033SS11 ,  5F033TT04 ,  5F033VV11 ,  5F033XX18 ,  5F033XX33 ,  5F033XX36 ,  5F038AR09 ,  5F038AV02 ,  5F038AV15 ,  5F038CA02 ,  5F038DT15 ,  5F038DT17 ,  5F038DT18 ,  5F038EZ20 ,  5F064BB35 ,  5F064CC22 ,  5F064DD42 ,  5F064DD48 ,  5F064EE32 ,  5F064EE33 ,  5F064EE35 ,  5F064EE56 ,  5F064FF04 ,  5F064FF12 ,  5F064FF27 ,  5F064FF29

Patent cited by the Patent：

Cited by examiner (3)

• 集積回路装置
  Gazette classification：公開公報   Application number：特願平8-315081   Applicant：東芝マイクロエレクトロニクス株式会社, 株式会社東芝
• 半導体装置の製造方法および半導体装置
  Gazette classification：公開公報   Application number：特願平11-256599   Applicant：株式会社日立製作所, 株式会社日立超エル・エス・アイ・システムズ
• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平9-176881   Applicant：ソニー株式会社