Pat

J-GLOBAL ID：200903022483024141

低誘電率絶縁体膜の形成方法およびこれを用いた半導体装置

Inventor： 長谷川 利昭
Applicant, Patent owner： ソニー株式会社
Gazette classification：公開公報
Application number (International application number)：1997012124
Publication number (International publication number)：1998209148
Application date： Jan. 27, 1997
Publication date： Aug. 07, 1998
Summary：

【要約】【課題】 ギャップフィル能力、グローバル平坦化能力および密着性に優れた低誘電率絶縁体膜の形成方法、およびこれを用いた半導体装置を提供する。【解決手段】 テトラフルオロエチレン、シランおよびH2 O2 を含む原料ガスを用い、液相CVD法により低誘電率絶縁体膜15を形成する。【効果】 フルオロカーボン系樹脂成分と酸化シリコンとの共重合体材料が形成される。したがって、シリコン基板や酸化シリコン等との密着性に優れ、エッチング特性等の加工性もよい。

Claim (excerpt)：

フルオロカーボン系樹脂成分を含有する酸化シリコン系絶縁膜を、被処理基板上に化学的気相成長法により成膜する低誘電率絶縁体膜の形成方法において、前記化学的気相成長法に用いる原料化合物は、少なくともテトラフルオロエチレン、シラン系化合物およびH2 O2 を含むことを特徴とする低誘電率絶縁体膜の形成方法。

IPC (2)：

H01L 21/316 ,  H01L 21/768

FI (2)：

H01L 21/316 X ,  H01L 21/90 K