Pat

J-GLOBAL ID：200903022535826268

電荷蓄積型メモリ及びその製造方法

Inventor： 中田 俊司 ,  斎藤 國夫 ,  嶋田 勝 ,  片桐 祥雅 ,  神 好人 ,  榎本 陽一
Applicant, Patent owner： 日本電信電話株式会社 ,  エヌ・ティ・ティ・アドバンステクノロジ株式会社
Agent (1)： 長尾 常明
Gazette classification：公開公報
Application number (International application number)：2003422127
Publication number (International publication number)：2005183662
Application date： Dec. 19, 2003
Publication date： Jul. 07, 2005
Summary：

【課題】 メモリ構造に必要な絶縁層の種類を少なくする。 【解決手段】 p型の単結晶シリコンン基板1の上面にAl2O3のボトム障壁層4、AlリッチのAl2+xO3の電荷蓄積層5、Al2O3のトップ障壁層6、n型ポリシリコンゲート7を順次堆積して形成する。【選択図】 図1

Claim (excerpt)：

基板と、該基板の上面に堆積したボトム障壁層と、該ボトム障壁層の上面に堆積した電荷蓄積層と、該電荷蓄積層の上面に堆積し前記ボトム障壁層より厚いトップ障壁層と、該トップ障壁層の上面に形成したゲート電極とを有し、前記電荷蓄積層における電子の蓄積の有無によりしきい値を変化させる電荷蓄積型メモリにおいて、 前記電荷蓄積層と前記トップ障壁層を同一の絶縁物で構成し、 且つ前記電荷蓄積層は、前記トップ障壁層に対して、絶縁物を構成する元素である金属原子又は半導体原子が化学量論的組成より過剰に存在し、前記金属原子又は前記半導体原子の局在準位を持ち、該局在準位に電子が蓄積されるようにしたことを特徴とする電荷蓄積型メモリ。

IPC (4)：

H01L21/8247 ,  H01L27/115 ,  H01L29/788 ,  H01L29/792

FI (2)：

H01L29/78 371 ,  H01L27/10 434

F-Term (16)：

5F083EP17 ,  5F083EP18 ,  5F083EP44 ,  5F083EP76 ,  5F083ER03 ,  5F083ER14 ,  5F083GA05 ,  5F083GA27 ,  5F083HA10 ,  5F083JA02 ,  5F083JA19 ,  5F083PR22 ,  5F101BA45 ,  5F101BA47 ,  5F101BD30 ,  5F101BH01

Patent cited by the Patent：

Cited by examiner (12)

• 特開昭58-034978
  
• 特開平3-009571
  
• 特開昭64-042867
  
• 不揮発性半導体記憶装置
  Gazette classification：公開公報   Application number：特願平5-184102   Applicant：沖電気工業株式会社
• 不揮発性半導体メモリ装置およびその動作方法
  Gazette classification：公開公報   Application number：特願2001-267855   Applicant：ソニー株式会社
• 薄膜形成方法
  Gazette classification：公開公報   Application number：特願2001-270029   Applicant：日本電信電話株式会社
• 特開平3-034379
  
• 薄膜形成方法
  Gazette classification：公開公報   Application number：特願2001-077921   Applicant：日本電信電話株式会社, エヌ・ティ・ティ・アフティ株式会社
• 半導体装置とその製造方法
  Gazette classification：公開公報   Application number：特願2001-255454   Applicant：株式会社日立製作所
• 半導体記憶装置
  Gazette classification：公開公報   Application number：特願2001-264754   Applicant：株式会社東芝
• 特開昭62-023173
  
• 特開平2-297972