Pat

J-GLOBAL ID：200903022566181320

パターン形成方法

Inventor： 勝山 亜希子 ,  竹中 浩
Applicant, Patent owner： 松下電子工業株式会社
Agent (1)： 宮井 暎夫
Gazette classification：公開公報
Application number (International application number)：1997228383
Publication number (International publication number)：1999067653
Application date： Aug. 25, 1997
Publication date： Mar. 09, 1999
Summary：

【要約】【課題】 電子線直接描画により微細加工を行う際に、装置に負担がかかることなくチップ間の寸法精度のばらつきを抑制でき、しかも化学増幅型レジストを用いても、寸法精度のばらつきを抑制することができるパターン形成方法を得る。【解決手段】 半導体基板10に塗布したレジストに電子線描画を行うパターン形成方法であって、半導体基板10のチップ11内をパターン寸法毎の領域に分割し、分割された各領域毎に半導体基板10全面に連続して電子線描画を行うことを特徴とするものである。なお、電子線描画は、化学増幅型レジストを塗布する場合にはパターン寸法の大きい領域から順に行い、時間の経過とともに寸法が安定する化学増幅型レジストを塗布する場合にはパターン寸法の小さい領域から順に行う。

Claim (excerpt)：

基板に塗布したレジストに電子線描画を行うパターン形成方法であって、前記基板のチップ内をパターン寸法毎の領域に分割し、分割された各領域毎に基板全面に連続して電子線描画を行うことを特徴とするパターン形成方法。

IPC (2)：

H01L 21/027 ,  G03F 7/20 504

FI (2)：

H01L 21/30 541 M ,  G03F 7/20 504