Pat

J-GLOBAL ID：200903022604328119

薄膜キャパシタおよびその製造方法

Inventor： 山道 新太郎 ,  渡辺 啓仁 ,  宮坂 洋一
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1993217127
Publication number (International publication number)：1995074313
Application date： Sep. 01, 1993
Publication date： Mar. 17, 1995
Summary：

【要約】【目的】高誘電率の誘電体を用いた薄膜キャパシタのリーク電流を低減する。【構成】シリコン基板1上に層間絶縁膜2を堆積した後所望の位置にコンタクトホールを形成し、次でポリシリコン層3を堆積しコンタクトホールを埋め込んだのち、ピペラジンまたはコロイダルシリカスラリーの少なくとも1種を用いた化学的機械的研磨によりポリシリコン層3の表面を平坦化し、次でバリアメタル膜4、高誘電率の誘電体薄膜5を積層し所望の大きさに加工し、最後に上部電極用のAl/TiN膜6を形成する。

Claim (excerpt)：

半導体基板上に形成された層間絶縁膜と、この層間絶縁膜の所望の位置に形成されたコンタクトホールと、このコンタクトホール内に埋設された導電膜と、この導電膜を含む前記コンタクトホール近傍の前記層間絶縁膜上に順次形成されたバリアメタル膜と高誘電率の誘電体薄膜と上部電極とを有する薄膜キャパシタであって、前記層間絶縁膜及び前記導電膜と前記バリアメタル膜との間にポリシリコン層を設けたことを特徴とする薄膜キャパシタ。

IPC (4)：

H01L 27/04 ,  H01L 21/822 ,  H01L 21/8242 ,  H01L 27/108

FI (2)：

H01L 27/04 C ,  H01L 27/10 325 J