Pat

J-GLOBAL ID：200903022614406517

薄膜トランジスタの製造方法

Inventor： 藤 井 謙 一 ,  山 本 睦 ,  石 原 伸 一 郎
Applicant, Patent owner： 松下電器産業株式会社
Agent (1)： 蔵合 正博
Gazette classification：公開公報
Application number (International application number)：1992334701
Publication number (International publication number)：1994232162
Application date： Dec. 15, 1992
Publication date： Aug. 19, 1994
Summary：

【要約】【目的】 薄膜トランジスタの製造工程短縮、半導体層の表面暴露の低減、およびトランジスタ特性の基板内ばらつきの低減。【構成】 チャネル長を決定する上部窒化シリコン膜18をCF4 およびCHF3 を主成分ガスとして含むプラズム中でドライエッチングする工程と、アモルファス質または多結晶質のシリコン膜14の表面近傍にn型またはp型のドーピング層15を形成するイオン注入工程とを連続して行なう。これにより、上部窒化シリコン膜のエッチング加工時のサイドエッチ量を低減させ、トランジスタのオン電源のばらつきを抑える。また不要な酸化膜の形成や不純物の吸着を抑え、トランジスタを基板全面に均一に形成する。

Claim (excerpt)：

CF4 およびCHF3 を主成分ガスとして含むプラズマ中で窒化シリコン膜をドライエッチングする工程と、アモルファス質または多結晶質のシリコン膜の表面近傍にn型またはp型のドーピング層を形成するイオン注入工程とを連続して行なうことを特徴とする薄膜トランジスタの製造方法。

IPC (3)：

H01L 21/336 ,  H01L 29/784 ,  H01L 21/302

Patent cited by the Patent：

Cited by examiner (4)

• 特開平1-289251
  
• 特開昭61-089670
  
• 特開昭62-154627
  
• 特開平4-137751