Pat

J-GLOBAL ID：200903022644235059

フラッシュメモリ制御方法及びフラッシュメモリ制御ユニット

Inventor： 高野 浩
Applicant, Patent owner： 富士通株式会社
Agent (1)： 井桁 貞一
Gazette classification：公開公報
Application number (International application number)：1995315244
Publication number (International publication number)：1997161491
Application date： Dec. 04, 1995
Publication date： Jun. 20, 1997
Summary：

【要約】【課題】 本発明は、フラッシュメモリ制御方法及びフラッシュメモリ制御ユニットに関し、現用ブロックの消去と変更データの交代ブロックへの書込とを並行して行い、フラッシュメモリ更新処理の高速化を図ることを目的とする。【解決手段】 論理ブロックアドレスでアドレス変換テーブルから現用ブロックアドレスを読出し、現用ブロックの次から現用ブロックまでアドレスを一巡させて空きブロック管理テーブルを検索し、使用中フラグが未使用を示しているブロックを交代ブロックとして現用ブロックの変更データを除く領域を交代ブロックにコピーし、交代ブロックが現用ブロックと異なる素子中に存在する場合には変更データの交代ブロックへの書込みとテーブルの更新とを現用ブロックの消去と同時に行い、交代ブロックが現用ブロックと同一素子中に存在する場合にはテーブルの更新と現用ブロックの消去とを同時に行う。

Claim (excerpt)：

複数のフラッシュメモリ素子から構成されるフラッシュメモリユニットに対するデータ転送の転送領域が、前記転送領域の先頭を示す論理アドレスと転送データ量を示すデータ長で指定され、該論理アドレスがアドレス変換されて得られる物理アドレスでフラッシュメモリユニットの読出しと書込みが制御されるフラッシュメモリ制御方法であって、論理アドレスで指定される物理アドレスを持つ、変更前のデータが保持される現用ブロックとは異なるブロックを交代ブロックとし、現用ブロックの変更対象領域以外の領域に保持されているデータを交代ブロックにコピーし、次に現用ブロックの消去を指示すると同時に変更データを交代ブロックの変更対象領域に転送し、論理アドレスで指定されるブロックの物理アドレスを交代ブロックの物理アドレスに置き換えることを特徴とするフラッシュメモリ制御方法。

IPC (4)：

G11C 16/06 ,  G06F 12/02 510 ,  G06F 12/06 525 ,  G06F 12/16 310

FI (5)：

G11C 17/00 530 B ,  G06F 12/02 510 A ,  G06F 12/06 525 B ,  G06F 12/16 310 M ,  G11C 17/00 510 C