Pat

J-GLOBAL ID：200903022687388304

不揮発性半導体記憶装置

Inventor： 田中 智晴 ,  田中 義幸 ,  中村 寛 ,  大平 秀子
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1991343363
Publication number (International publication number)：1993144277
Application date： Dec. 25, 1991
Publication date： Jun. 11, 1993
Summary：

【要約】【目的】 回路面積増大を伴うことなく、書込み後のメモリセルしきい値分布を小さく設定することを可能としたEEPROMを提供することを目的とする。【構成】 メモリセルアレイ1のビット線方向の一端部に、データラッチ兼センスアンプとなるCMOSフリップフロップFFが設けられ、メモリセルアレイの所定範囲のメモリセルに単位書込み時間を設定して同時にデータ書込みを行った後、そのメモリセル・データを読出して書込み不十分のメモリセルがある場合に再書込みを行うベリファイ制御手段を有し、書込みベリファイ動作時に、内部的に読出されたメモリセルのデータとフリップフロップFFにラッチされている書込みデータとの論理がとられ、不必要な書込みが行われないようにビット毎に再書込みデータが自動設定される。

Claim (excerpt)：

半導体基板に電荷蓄積層と制御ゲートが積層形成され、電荷蓄積層と基板の間の電荷の授受により電気的書替えが行われるメモリセルが配列形成されたメモリセルアレイと、このメモリセルアレイのビット線方向の一端部に設けられた、センス動作と書込みデータのラッチ動作を行うデータラッチ兼センスアンプと、前記メモリセルアレイの所定範囲のメモリセルに単位書込み時間を設定して同時にデータ書込みを行った後、そのメモリセル・データを読出して書込み不十分のメモリセルがある場合に再書込みを行うベリファイ制御手段と、書込みベリファイ動作時に、読出されたメモリセルのデータと前記データラッチ兼センスアンプにラッチされている書込みデータとの論理をとって、書込み状態に応じてビット毎に前記データラッチ兼センスアンプの再書込みデータを自動設定する手段と、を備えたことを特徴とする不揮発性半導体記憶装置。