Pat

J-GLOBAL ID：200903022688839865

半導体素子の実装構造

Inventor： 石井 利昭
Applicant, Patent owner： シャープ株式会社
Agent (1)： 梅田 勝
Gazette classification：公開公報
Application number (International application number)：1992320102
Publication number (International publication number)：1994168985
Application date： Nov. 30, 1992
Publication date： Jun. 14, 1994
Summary：

【要約】【構成】 開孔部4aを有する可撓性フイルム4上に形成され、前記開孔部4aへ突出するリード線群3aに半導体素子1の電極を接合し、半導体素子1及びリード線群3aには樹脂5による被覆が行われ、前記可撓性フイルム4はその上に構成された導体配線3とによって柔軟性の高い2層のフイルムキャリアを構成し、該樹脂5による被覆の周囲及び任意の箇所においては前記の柔軟性を阻止する補強材6を積層するようにしてなる。【効果】 補強部分においては高い寸法安定性と平面度を向上させて、実装自由度を高く、実装面積の小さい実装構造を実現することができるものである。

Claim (excerpt)：

少なくとも1つの開孔部を有する可撓性を有するフイルムキャリア上に形成され、前記開孔部へ突出するリード線群に半導体素子の電極を接合し、半導体素子及びリード線群は樹脂による被覆が行われる半導体素子の実装構造において、前記可撓性を有するフイルムキャリアは柔軟性の高い2層もしくはそれと同等の柔軟性のある3層で形成され、該樹脂による被覆の周囲及び任意の箇所においては前記の柔軟性を阻止する補強部材を積層することを特徴とする半導体素子の実装構造。