Pat
J-GLOBAL ID：200903022828405585

半導体装置及びその製造方法

Inventor：
中村 博文

About 中村 博文

, 
田子 雅基

About 田子 雅基


Applicant, Patent owner：
日本電気株式会社

About 日本電気株式会社


Agent (1)： 若林 忠 (外4名)
Gazette classification：公開公報
Application number (International application number)：1997271323
Publication number (International publication number)：1999111896
Application date： Oct. 03, 1997
Publication date： Apr. 23, 1999
Summary：
【要約】【課題】 チップサイズパッケージ(CSP)の軽薄短小化、低コスト化および接続、耐湿の高信頼性等の長所を有する半導体装置およびその製造方法を提供する。【解決手段】 シリコンチップに直接低弾性樹脂を塗布し、パターンをシリコンチップ上にビルドアップし、周辺パッドタイプをエリアタイプの外部接続用電極に形成する。露光現像のプロセスで樹脂層を形成する場合は、レーザーにより穴を樹脂層に形成する。ウエハー状態でハーフカットのスクライブ溝を形成し、それから低弾性樹脂を塗布するので、シリコンチップの回路の破断面を外気に触れさせない。樹脂層の弾性率200kgf/mm2 以下、厚さ20μm以上、導体パターンの厚みが5μm以上であることが好ましい。
Claim (excerpt)：
半導体装置において、回路と相互接続配線層と入出力用電極パッドとが形成されている半導体チップの上面を覆うように形成された樹脂層であって前記入出力用電極パッドに対応する位置に穴が開けられた前記樹脂層と、前記樹脂層表面に形成された外部接続用電極と、前記樹脂層表面に形成され前記入出力用電極パッドと前記外部接続用電極とを接続する導体パターンと、を含むことを特徴とする半導体装置。
IPC (4)：
H01L 23/29 ,  H01L 23/31 ,  H01L 21/60 311 ,  H01L 21/60
FI (4)：
H01L 23/30 D ,  H01L 21/60 311 Q ,  H01L 21/92 602 L ,  H01L 21/92 604 Z
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM