Pat

J-GLOBAL ID：200903022841984918

絶縁ゲート型バイポーラトランジスタ

Inventor： 上野 勝典
Applicant, Patent owner： 富士電機株式会社
Agent (1)： 山口 巖
Gazette classification：公開公報
Application number (International application number)：1993048421
Publication number (International publication number)：1994268226
Application date： Mar. 10, 1993
Publication date： Sep. 22, 1994
Summary：

【要約】【目的】定常損失とスイッチング損失の双方を低減するために低不純物濃度ベース層の抵抗率を高くし、厚さを薄くした場合に、ターンオフ時、空乏層のバッファ層への到達により大きなdI/dtが発生して素子破壊が起きる問題を解決する。【構成】バッファ層のベース層側に不純物濃度が中間の層を設けることにより、ターンオフ時に空乏層がベース層からその中間層へ伸びることによってフォール期間へ入るときの中間領域が生じ、急激な電流の減少が抑えられてフォール期間のはね上がり電圧が小さくなり、素子の破壊や周辺回路への大きなノイズの発生が防止される。

Claim (excerpt)：

第一導電形の低不純物濃度ベース層の一側の表面上に絶縁ゲート構造を有し、他側に第一導電形の高不純物濃度のバッファ層を介して第二導電形のコレクタ層を備えたものにおいて、バッファ層がベース層側の相対的に低い不純物濃度の第一層と、コレクタ層側の相対的に高い不純物濃度の第二層とよりなることを特徴とする絶縁ゲート型バイポーラトランジスタ。