Pat
J-GLOBAL ID:200903022846457789
半導体装置およびその製造方法
Inventor:
,
Applicant, Patent owner:
Agent (1):
宮井 暎夫
Gazette classification:公開公報
Application number (International application number):1995114456
Publication number (International publication number):1996316465
Application date: May. 12, 1995
Publication date: Nov. 29, 1996
Summary:
【要約】【目的】 ゲート絶縁膜を破壊したりすることなく良好な生産性で、1/f雑音を低減することのできる半導体装置を実現する。【構成】 p型シリコン(100)基板1にLOCOS絶縁膜2を形成した後、ゲート絶縁膜3を形成する前の基板1の表面にフッ素イオンを注入量1×1012〜1×1014cm-2で注入する。その後、ゲート絶縁膜3を形成すると同時に、ゲート絶縁膜3形成時の熱処理によりフッ素原子4がゲート絶縁膜3と基板1との界面に拡散する。その後、ポリシリコンのゲート電極5を形成し、n型のソース・ドレイン領域6形成のための砒素イオン注入を行い、最後に、ソース・ドレイン領域6の活性化のために900°C、30分のアニールを窒素ガス雰囲気で行うと、ゲート絶縁膜3と基板1との界面にフッ素原子4が固定したMOSFETを作製できる。
Claim (excerpt):
半導体基板表面にソース・ドレイン領域を形成し、前記半導体基板上にゲート絶縁膜を介してゲート電極を形成した半導体装置であって、前記半導体基板表面,前記ゲート絶縁膜中または前記ゲート絶縁膜と前記半導体基板との界面にフッ素イオンをイオン注入法により注入量1×1012〜1×1014cm-2で注入を行い、その後の熱処理により前記ゲート絶縁膜と前記半導体基板との界面にフッ素原子を固定したことを特徴とする半導体装置。
IPC (5):
H01L 29/78
, H01L 21/265
, H01L 21/8234
, H01L 27/088
, H01L 27/148
FI (4):
H01L 29/78 301 G
, H01L 21/265 F
, H01L 27/08 102 B
, H01L 27/14 B
Patent cited by the Patent:
Cited by examiner (14)
-
特開平3-163876
-
特開平2-303030
-
特開2043-166960
-
特開平3-280471
-
特開平2-039534
-
半導体装置およびその製造方法
Gazette classification:公開公報
Application number:特願平4-231460
Applicant:三菱電機株式会社
-
電荷検出回路
Gazette classification:公開公報
Application number:特願平5-168771
Applicant:松下電子工業株式会社
-
特開昭61-256641
-
特開昭62-285469
-
特開昭55-085068
-
特開昭61-164266
-
特開昭49-078483
-
特開昭50-029178
-
特開昭64-057753
Show all
Return to Previous Page