Pat

J-GLOBAL ID：200903022858811723

テープキャリア型半導体装置

Inventor： 金光 伸弥 ,  竹内 幸人 ,  佐々木 光昭
Applicant, Patent owner： 株式会社日立製作所 ,  アキタ電子株式会社 ,  日立東部セミコンダクタ株式会社
Agent (1)： 秋田 収喜
Gazette classification：公開公報
Application number (International application number)：1992003168
Publication number (International publication number)：1993190593
Application date： Jan. 10, 1992
Publication date： Jul. 30, 1993
Summary：

【要約】【目的】 テープキャリア型半導体装置において、可撓性フィルム基板の外部端子が配列された領域のソルダーレジスト膜に起因する反りを防止する。又、テープキャリア型半導体装置において、液晶表示装置等の外部機器に実装する際の実装不良を防止する。【構成】 可撓性フィルム基板2の表面上に配列された外部端子5P1に一体に連結された配線5が延在し、この配線5の表面がソルダーレジスト膜6で被覆され、可撓性フィルム基板2をフラット状態で実装するテープキャリア型半導体装置1において、可撓性フィルム基板2の外部端子5P1とソルダーレジスト膜6との間にスリット22又は補強体8を構成する。

Claim (excerpt)：

可撓性フィルム基板の表面上に配列された複数個の外部端子の夫々に夫々一体に連結された複数本の配線が延在し、この複数本の配線の夫々の表面がソルダーレジスト膜で被覆され、前記可撓性フィルム基板を折り返さないフラット状態で実装されるテープキャリア型半導体装置において、前記可撓性フィルム基板の複数個の外部端子が配列された領域と複数本の配線の夫々の表面を被覆するソルダーレジスト膜との間に、又は可撓性フィルム基板のソルダーレジスト膜の複数個の外部端子が配列された領域側の端部に沿ってスリットを構成する。