Pat

J-GLOBAL ID：200903022874970645

半導体装置の製造方法

Inventor： 木村 正一 ,  三澤 秀樹
Applicant, Patent owner： セイコーエプソン株式会社
Agent (1)： 鈴木 喜三郎 (外1名)
Gazette classification：公開公報
Application number (International application number)：1992181222
Publication number (International publication number)：1994029541
Application date： Jul. 08, 1992
Publication date： Feb. 04, 1994
Summary：

【要約】【構成】フローティングゲートとコントロールゲートとを有するMOS型トランジスタ及びその駆動素子の製造方法において、半導体基板上にフィールド絶縁膜を形成する工程、半導体基板上に第1絶縁膜を形成する工程、MOSトランジスタを形成する領域の第1絶縁膜を除去する工程、半導体基板上に第2絶縁膜を形成する工程、第2絶縁膜及びフィールド絶縁膜及び第1絶縁膜上に導体層を形成する工程、MOSトランジスタを形成する領域に残すように導体層を除去する工程、導体層上にシリコン酸化膜を形成する工程、シリコン酸化膜上にシリコン窒化膜を形成する工程、MOSトランジスタを形成する領域以外のシリコン窒化膜を除去する工程からなる製造方法。【効果】駆動素子の半導体基板をエッチングせずに、シリコン窒化膜をエッチングできる。シリコン酸化膜を薄く形成でき記憶素子の書き込み効率をあげられる。

Claim (excerpt)：

フローティングゲートとコントロールゲートとを有するMOS型トランジスタ構造をなし、前記フローティングゲートへの電荷の注入状態の如何によって、前記コントロールゲートの前記MOSトランジスタの特性の制御しきい値電圧が変化する半導体装置の製造方法において、半導体基板上にフィールド絶縁膜を形成する工程、前記半導体基板上に第1絶縁膜を形成する工程、前記MOSトランジスタを形成する領域の前記第1絶縁膜を除去する工程、前記半導体基板上に第2絶縁膜を形成する工程、前記第2絶縁膜及び前記フィールド絶縁膜及び前記第1絶縁膜上に導体層を形成する工程、前記MOSトランジスタを形成する領域に残すように前記導体層を除去する工程、前記導体層上にシリコン酸化膜を形成する工程、前記シリコン酸化膜上にシリコン窒化膜を形成する工程、前記MOSトランジスタを形成する領域以外の前記シリコン窒化膜を除去する工程からなることを特徴とする半導体装置の製造方法。

IPC (2)：

H01L 29/788 ,  H01L 29/792

Patent cited by the Patent：

Cited by examiner (1)

• 半導体素子のゲート酸化膜の形成方法
  Gazette classification：公開公報   Application number：特願平4-099311   Applicant：沖電気工業株式会社