Pat

J-GLOBAL ID：200903022925627657

半導体装置及びその製造方法

Inventor： 鈴木 久満
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1997327936
Publication number (International publication number)：1999163177
Application date： Nov. 28, 1997
Publication date： Jun. 18, 1999
Summary：

【要約】【課題】BiCMOSにおいて、バイポーラトランジスタのエミッタ引き出し電極とP型ベース領域の間の絶縁性を向上させると共に、エミッタ抵抗を低減させる。【解決手段】BiCMOSにおいて、ゲート電極と同じ材質から構成される、リング状の構造物のリングの内側にバイポーラトランジスタを形成し、エミッタ引き出し電極とP型ベース領域の間の絶縁を行う絶縁膜をリング状の構造物のリング内側のみで用いることにより、CMOSトランジスタのサイドウォール絶縁膜を構成する絶縁膜と、バイポーラトランジスタのエミッタ引き出し電極とP型ベース領域の間の絶縁を行う絶縁膜とを別々の膜とする。

Claim (excerpt)：

半導体基板上にバイポーラトランジスタと、少なくともNチャネル型MOSトランジスタとPチャネル型MOSトランジスタの一方をあわせ持つ半導体装置において、前記MOSトランジスタのゲート電極が第1の導電体膜のパターニングで形成され、前記バイポーラトランジスタのエミッタ引き出し電極が第2の導電体膜のパターニングで形成され、且つ、前記バイポーラトランジスタ領域を囲むようにしてリング状の構造体が前記第1の導電体膜のパターニングで形成されていることを特徴とする半導体装置。

IPC (3)：

H01L 21/8249 ,  H01L 27/06 ,  H01L 21/8222

FI (2)：

H01L 27/06 321 B ,  H01L 27/06 101 U