Pat

J-GLOBAL ID：200903022956318318

不揮発性半導体記憶装置

Inventor： 渥美 滋 ,  番場 博則
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1991186440
Publication number (International publication number)：1993028777
Application date： Jul. 25, 1991
Publication date： Feb. 05, 1993
Summary：

【要約】【目的】セル周辺トランジスタとは異なる特殊なトランジスタを用いることなく、書込み時のメモリセルのドレイン電圧の上限を安定に精度よく制御し得る不揮発性半導体記憶装置を提供する。【構成】不揮発性半導体記憶装置において、書込みデータに応じた電圧を書込み用トランジスタ15のゲートに印加する書込み制御回路20が、書込み時におけるビット線13の“H”レベルの所望の上限値に対応する電圧を基準電位VR として生成する基準電位生成回路21と、上記基準電位が一方の入力端に入力する差動増幅器22と、この差動増幅器の出力端と他方の入力端との間に接続され、前記基準電位よりもエンハンスメント型Nチャネルトランジスタ1段分の閾値だけ高い書込み制御電圧VA を生成するように上記差動増幅器により制御される帰還回路23とを有することを特徴する。

Claim (excerpt)：

それぞれ積層ゲート構造を有するメモリセルトランジスタ群が行列状に配列されたメモリセルアレイと、このメモリセルアレイの行方向の各メモリセルトランジスタのゲートに接続されたワード線群と、このワード線群に交差する方向に形成され、上記メモリセルアレイの列方向の各メモリセルトランジスタのドレインに接続されたビット線群と、このビット線群を列選択信号に応じて選択する列選択用トランジスタ群と、この列選択用トランジスタと書込み電圧ノードとの間に接続された書込み用のエンハンスメント型Nチャネルトランジスタと、書込み時に書込みデータに応じた電圧を上記書込み用のトランジスタのゲートに印加する書込み制御回路とを具備する不揮発性半導体記憶装置において、上記書込み制御回路は、書込み時における前記ビット線の“H”レベルの所望の上限値に対応する電圧を基準電位として生成する基準電位生成回路と、前記書込み電圧ノードの電圧が動作電源として供給され、上記基準電位が一方の入力端に入力する差動増幅器と、この差動増幅器の出力端と他方の入力端との間に接続され、前記基準電位よりもエンハンスメント型Nチャネルトランジスタ1段分の閾値だけ高い書込み制御電圧を生成するように上記差動増幅器により制御される帰還回路とを有することを特徴する不揮発性半導体記憶装置。

Patent cited by the Patent：

Cited by examiner (4)

• 特開平1-290195
  
• 特開平1-290195
  
• 特開平3-131916
  
• 特開平3-131916