Pat
J-GLOBAL ID：200903023002316477
被検査パターンの欠陥検査方法及びその装置
Inventor：
,
,
,
,
,
Applicant, Patent owner：
Agent (1)：
高橋 明夫 (外1名)
Gazette classification：公開公報
Application number (International application number)：1995128197
Publication number (International publication number)：1996320294
Application date： May. 26, 1995
Publication date： Dec. 03, 1996
Summary：
【要約】【目的】本発明の目的は、半導体ウエハにおけるメモリマット部、周辺回路いずれの領域も、欠陥を信頼性高く検出すべく、高感度な比較検査を実現する被検査パターンの欠陥検査方法及びその装置を提供することにある。【構成】本発明は、メモリマット部21などのパターン密度が高い領域と周辺回路部22などのパターン密度が低い領域の明るさやコントラストが定めた関係になるように、検出画像信号をそれぞれ階調変換し、変換した画像信号をそれぞれ比較に用い、またセル比較において、不一致の長さや明暗情報に基づいて大きな欠陥を検出することを特徴とするものである。
Claim (excerpt)：
セルである繰返しパターン領域からなるメモリマット部と非繰返しパターン領域からなる周辺回路部とを有するチップを複数配設した被検査パターンにおける欠陥検査方法において、前記被検査パターンから画像信号を検出し、この検出された画像信号に対してメモリマット部に適する第1の階調変換を施すと共に周辺回路部に適する第2の階調変換を施し、前記第1の階調変換された画像信号について基準の第1の画像信号と比較することによってメモリマット部における欠陥を検出し、前記第2の階調変換された画像信号について基準の第2の画像信号と比較することによって周辺回路部における欠陥を検出することを特徴とする被検査パターンの欠陥検査方法。
IPC (3)：
G01N 21/88
, G01B 11/30
, G06T 7/00
G01N 21/88 E
, G01B 11/30 G
, G06F 15/62 405 A
