Pat
J-GLOBAL ID：200903023106029259
半導体基板の製造方法
Inventor：
,
,
Applicant, Patent owner：
Agent (1)：
伊藤 求馬
Gazette classification：公開公報
Application number (International application number)：1991068105
Publication number (International publication number)：1993235007
Application date： Mar. 07, 1991
Publication date： Sep. 10, 1993
Summary：
【要約】【目的】 本発明は、複数の基板を接合した複合半導体基板に、汚染不純物等に対する確実なゲッタリング能力を付与し、かつ半導体基板の大口径化を図った場合にも、その均一な接合を可能とする半導体基板の製造方法を提供することを目的とする。【構成】 本発明の半導体基板の製造方法は、第1半導体基板1と、この第1半導体基板1に含有される酸素濃度より高い酸素濃度を有する第2半導体基板2とを用い、これらを直接または絶縁膜層11を介して接合することにより複合半導体基板3を形成する工程と、この複合半導体基板3の、上記第1半導体基板側を研磨またはエッチングによって薄膜化する工程と、上記複合半導体基板に対しイントリンシックゲッタリング熱処理を行ない、上記第1半導体基板1に無欠陥領域を形成するとともに、上記第2半導体基板2に汚染不純物のゲッタシンクとなる高密度欠陥領域を形成する工程とを有する。
Claim (excerpt)：
第1半導体基板と、この第1半導体基板に含有される酸素濃度より高い酸素濃度を有する第2半導体基板とを用い、これらを直接または絶縁膜層を介して接合することにより複合半導体基板を形成する工程と、この複合半導体基板の、上記第1半導体基板側を研磨またはエッチングによって薄膜化する工程と、上記複合半導体基板に対しイントリンシックゲッタリング熱処理を行ない、上記第1半導体基板に無欠陥領域を形成するとともに、上記第2半導体基板に汚染不純物のゲッタシンクとなる高密度欠陥領域を形成する工程とを有することを特徴とする半導体基板の製造方法。
Patent cited by the Patent：
Return to Previous Page
