Pat

J-GLOBAL ID：200903023150297589

多層プリント配線板および多層プリント配線板のパターンレイアウト方法

Inventor： 小山 俊介
Applicant, Patent owner： セイコーエプソン株式会社
Agent (2)： 櫛渕 昌之 ,  櫛渕 一江
Gazette classification：公開公報
Application number (International application number)：2003057602
Publication number (International publication number)：2004266228
Application date： Mar. 04, 2003
Publication date： Sep. 24, 2004
Summary：

【課題】より安定して実装部品(特にリアクタンス素子)の動作を行わせることができるとともに、より実装面積を確保する。【解決手段】リアクタンス素子を内蔵した半導体集積回路をフリップチップ実装するためのm層(m:2以上の整数)の多層プリント配線板は、半導体集積回路を実装したと仮定した場合に、プリント配線板11の実装面へのリアクタンス素子13の正射影を包含する所定の領域を除く領域をレイアウト許可領域とし、実装面側から第n層(n:自然数、かつ、n≦m)までの各層についてはレイアウト許可領域のみに導体パターンが形成される。【選択図】 図1

Claim (excerpt)：

リアクタンス素子を内蔵した半導体集積回路をフリップチップ実装するためのm層(m:2以上の整数)の多層プリント配線板において、 前記半導体集積回路を実装したと仮定した場合に、前記プリント配線板の実装面への前記リアクタンス素子の正射影を包含する所定の領域を除く領域をレイアウト許可領域とし、 前記実装面側から第n層(n:自然数、かつ、n≦m)までの各層については前記レイアウト許可領域のみに導体パターンが形成されていることを特徴とする多層プリント配線板。

IPC (3)：

H05K3/46 ,  H01L23/12 ,  H05K1/02

FI (5)：

H05K3/46 Z ,  H05K3/46 Q ,  H05K1/02 J ,  H01L23/12 F ,  H01L23/12 Q

F-Term (14)：

5E338AA03 ,  5E338AA16 ,  5E338AA18 ,  5E338CC07 ,  5E338CD11 ,  5E338EE14 ,  5E346AA15 ,  5E346AA31 ,  5E346BB02 ,  5E346BB11 ,  5E346CC04 ,  5E346CC09 ,  5E346CC16 ,  5E346HH06