Pat

J-GLOBAL ID：200903023187343548

半導体集積回路

Inventor： 原 毅彦
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1991172734
Publication number (International publication number)：1993021738
Application date： Jul. 12, 1991
Publication date： Jan. 29, 1993
Summary：

【要約】【目的】集積回路チップの消費電力増大をもたらすことなく、内部回路の消費電流変化によらず安定した内部電源電圧を与えることを可能とした電源電圧降下回路を有する半導体集積回路を提供することを目的とする。【構成】基準電圧発生回路1と、外部電源電圧を降下して内部電源電圧を得るための出力トランジスタQp1、および内部電源電圧と基準電圧発生回路1の発生する基準電圧との比が一定になるように出力トランジスタQp1を制御する差動増幅回路2を持つ電源電圧降下回路に対して、出力トランジスタQp1に並列に出力電流補償用トランジスタQp2を設け、かつこの出力電流補償用トランジスタQp2を所定のタイミングでオン駆動するタイミング制御回路3を設けた。

Claim (excerpt)：

第1の電源電圧から所定電圧降下した第2の電源電圧を発生する電源電圧降下回路を有する半導体集積回路において、前記電源電圧降下回路は、前記第2の電源電圧の基準となる基準電圧を発生する基準電圧発生回路と、前記第1の電源電圧から所定電圧降下した第2の電源電圧を出力するための出力トランジスタと、前記基準電圧と前記第2の電源電圧を比較してその比を一定に保つように前記出力トランジスタを制御する差動増幅回路と、前記出力トランジスタと並列接続された出力電流補償用トランジスタと、前記出力電流補償用トランジスタを所定タイミングでオン駆動するタイミング制御回路と、を備えたことを特徴とする半導体集積回路。