Pat
J-GLOBAL ID:200903023193913275
配線基板の製造方法、多層配線基板の製造方法、及び電子デバイス
Inventor:
Applicant, Patent owner:
Agent (3):
稲葉 良幸
, 田中 克郎
, 大賀 眞司
Gazette classification:公開公報
Application number (International application number):2004239654
Publication number (International publication number):2006059983
Application date: Aug. 19, 2004
Publication date: Mar. 02, 2006
Summary:
【課題】 より生産性の高い導電膜パターンを形成することができる配線基板の製造方法等を提供する。 【解決手段】 基板1に形成された受容層2の上に、導電膜パターン4aに先駆けて導電ポスト30を形成する。受容層2は、導電性微粒子を含有する液状体22のライン状吐出に対して十分な性能がでるように設計されているため、導電ポスト30を形成するような場合の点吐出に対する溶剤(分散媒)の受容に関しては十分な余裕がある。これにより、乾燥工程を経ることなく導電ポスト30を容易に形成することができるとともに、導電ポスト30と導電膜パターン4aを略同時に形成することができる。【選択図】 図1
Claim (excerpt):
基板に設けた受容層の上に、導電性微粒子からなる液状体を液滴吐出法を用いて点吐出することにより、所望の位置に導電ポストを形成する工程と、
前記導電ポストが形成された前記受容層の上に、配線パターンとなる導電性パターンを形成する工程と、
前記導電ポスト及び前記導電性パターンが形成された当該基板に熱処理を施す工程と
を含むことを特徴とする配線基板の製造方法。
IPC (5):
H05K 3/10
, H05K 3/46
, H01L 23/12
, G06K 19/07
, G06K 19/077
FI (6):
H05K3/10 D
, H05K3/46 G
, H05K3/46 N
, H01L23/12 N
, G06K19/00 H
, G06K19/00 K
F-Term (36):
5B035AA04
, 5B035BA03
, 5B035BB09
, 5B035CA08
, 5B035CA23
, 5E343BB15
, 5E343BB23
, 5E343BB24
, 5E343BB25
, 5E343BB44
, 5E343BB48
, 5E343BB72
, 5E343CC24
, 5E343CC32
, 5E343DD12
, 5E343DD20
, 5E343EE37
, 5E343FF05
, 5E343GG08
, 5E343GG11
, 5E346AA15
, 5E346AA32
, 5E346AA35
, 5E346AA43
, 5E346CC32
, 5E346CC37
, 5E346CC38
, 5E346CC39
, 5E346DD13
, 5E346DD34
, 5E346EE20
, 5E346FF18
, 5E346FF24
, 5E346HH07
, 5E346HH32
, 5E346HH33
Patent cited by the Patent:
Cited by applicant (1)
-
3次元デバイス構造の形成方法
Gazette classification:公開公報
Application number:特願平11-007503
Applicant:学校法人立命館
Cited by examiner (1)
Return to Previous Page