Pat

J-GLOBAL ID：200903023266469310

半導体装置の製造方法

Inventor： 奥田 章二
Applicant, Patent owner： 富士通株式会社 ,  富士通ヴィエルエスアイ株式会社
Agent (1)： 井桁 貞一
Gazette classification：公開公報
Application number (International application number)：1993005546
Publication number (International publication number)：1994216118
Application date： Jan. 18, 1993
Publication date： Aug. 05, 1994
Summary：

【要約】【目的】 半導体装置の製造方法に係り、特にプラズマ酸化膜の膜質の改善に関し、簡単且つ容易に行える工程の改良により、微細化した半導体装置において水分を透過しない絶縁膜を形成することが可能となる半導体装置の製造方法の提供を目的とする。【構成】 半導体基板1上にアルミ配線層2を形成し、このアルミ配線層2及びこの半導体基板1の表面にプラズマ酸化膜3を被着して形成する第1の工程と、水素ガスと酸素ガスの混合ガス雰囲気中においてアニールする第2の工程と、このプラズマ酸化膜3の表面にTEOSプラズマ酸化膜4を被着して形成する第3の工程と、このTEOSプラズマ酸化膜4の表面を平坦にするSOG膜5を被着して形成する第4の工程とを含むように構成する。

Claim (excerpt)：

半導体基板(1) 上に配線層(2) を形成し、該配線層(2) 及び前記半導体基板(1) の表面にプラズマ酸化膜(3) を被着して形成する第1の工程と、水素ガスと酸素ガスの混合ガス雰囲気中においてアニールする第2の工程と、前記プラズマ酸化膜(3) の表面にテトラ・エチル・オルソ・シリケートからなるプラズマ酸化膜(4) を被着して形成する第3の工程と、前記テトラ・エチル・オルソ・シリケートからなるプラズマ酸化膜(4) の表面を平坦にする絶縁膜(5) を被着して形成する第4の工程と、を含むことを特徴とする半導体装置の製造方法。

IPC (2)：

H01L 21/316 ,  H01L 21/90