Pat
J-GLOBAL ID：200903023357532685
反射型液晶表示デバイス
Inventor：
Applicant, Patent owner：
Agent (1)：
井桁 貞一
Gazette classification：公開公報
Application number (International application number)：1992297492
Publication number (International publication number)：1994148679
Application date： Nov. 09, 1992
Publication date： May. 27, 1994
Summary：
【要約】【目的】 反射型液晶表示デバイスに関し,液晶駆動用のスイッチング素子の高速化と表示品質の向上を目的とする。【構成】 1)マトリクス状に配置されたMOS FET と, MOS FET のソースに接続する画素電極 5と, MOS FET のドレインを接続するデータバス 4と, MOS FET のゲート電極 3に接続し該データバスに垂直に配置されたスキャンバスとがその表面に形成された単結晶シリコン基板 1と,液晶層 7を介してシリコン基板と一定間隔を隔てて設けられ且つ透明の共通電極 8が被着された透明基板 9と,画素電極またはMOS FET のソースとの間に静電容量を構成する蓄積容量電極10を有する,2)蓄積容量電極10が一括して外部に導出されている,3)データバス 4と画素電極 5がゲート電極 3上を覆うように形成されている,4)画素電極 5の表面が平坦化されているように構成する。
Claim (excerpt)：
マトリクス状に配置されたMOS FET と, 該MOS FET のソースに接続する画素電極(5) と, 該MOS FET のドレインを接続するデータバス(4)と, 該MOS FET のゲート電極(3)に接続し該データバスに垂直に配置されたスキャンバスとがその表面に形成された単結晶シリコン基板(1) と,該単結晶シリコン基板上に液晶層(7) を介して該単結晶シリコン基板と一定間隔を隔てて設けられ且つ透明の共通電極(8) が被着された透明基板(9) と,該画素電極または該MOSFET のソースとの間に静電容量を構成する蓄積容量電極(10)とを有することを特徴とする請求項1記載の反射型液晶表示デバイス。
IPC (2)：
G02F 1/136 500
, G02F 1/1343
Cited by examiner (6)
Show all
Return to Previous Page
