Pat

J-GLOBAL ID：200903023359653404

半導体装置の製造方法及び半導体装置の容量素子の製造方法

Inventor： 堀内 悟志
Applicant, Patent owner： ソニー株式会社
Agent (1)： 松隈 秀盛
Gazette classification：公開公報
Application number (International application number)：1997014080
Publication number (International publication number)：1998214816
Application date： Jan. 28, 1997
Publication date： Aug. 11, 1998
Summary：

【要約】【課題】 半導体基板上に絶縁膜を形成し、その絶縁膜をエッチングマスクを用いてエッチングして、所定パターンの開口を形成するようにようにした半導体装置の製造方法において、開口の変換差を低減でき、開口の良好な加工精度及び良好な加工形状を実現することができると共に、半導体基板の表面を正常に維持する。【解決手段】 半導体基板1上に絶縁膜4を形成し、その絶縁膜4をエッチングマスク5を用いてエッチングして、所定パターンの開口を形成するようにようにした半導体装置の製造方法において、異方性ドライエッチングと、その後のウェットエッチングとを連続して行って、開口を形成する。

Claim (excerpt)：

半導体基板上に絶縁膜を形成し、該絶縁膜をエッチングマスクを用いてエッチングして、所定パターンの開口を形成するようにようにした半導体装置の製造方法において、異方性ドライエッチングと、その後のウェットエッチングとを連続して行って、上記開口を形成することを特徴とする半導体装置の製造方法。

IPC (3)：

H01L 21/306 ,  H01L 27/04 ,  H01L 21/822

FI (2)：

H01L 21/306 S ,  H01L 27/04 C