Pat

J-GLOBAL ID：200903023514356047

導電性薄膜の形成方法

Inventor： 豊田 啓 ,  蓮沼 正彦 ,  小塙 佳子 ,  川ノ上 孝 ,  金子 尚史
Applicant, Patent owner： 株式会社東芝
Agent (1)： 須山 佐一 (外1名)
Gazette classification：公開公報
Application number (International application number)：1991175149
Publication number (International publication number)：1993021428
Application date： Jul. 16, 1991
Publication date： Jan. 29, 1993
Summary：

【要約】【目的】 アモルファス膜または多結晶膜上で配線に用いる導電性薄膜の配向性を向上させ、信頼性の高い導電性薄膜の形成方法を提供する。【構成】 基板上にアモルファス膜または多結晶膜を介し、導電性材料を蒸着して導電性薄膜を形成する工程において、前記半導体基板の温度を50°C以下、前記導電性材料の蒸着粒子の堆積速度を 1.5×1016atoms/cm2 ・sec 以上、 1.0×1018atoms/cm2 ・sec 以下とする。

Claim (excerpt)：

基板上にアモルファス膜または多結晶膜を介し、導電性材料を蒸着する導電性薄膜の形成方法において、前記基板の温度が50°C以下であり、前記導電性材料の蒸着粒子の堆積速度が 1.5×1016atoms/cm2 ・sec 以上、 1.0×1018atoms/cm2 ・sec 以下であることを特徴とする導電性薄膜の形成方法。

IPC (2)：

H01L 21/3205 ,  H01L 21/203

FI (2)：

H01L 21/88 B ,  H01L 21/88 N