Pat

J-GLOBAL ID：200903023516469167

半導体装置の製造方法

Inventor： 小山 一英
Applicant, Patent owner： ソニー株式会社
Agent (1)： 田治米 登 (外1名)
Gazette classification：公開公報
Application number (International application number)：1997064962
Publication number (International publication number)：1998261707
Application date： Mar. 18, 1997
Publication date： Sep. 29, 1998
Summary：

【要約】【課題】 デュアルダマシン配線技術を利用して半導体装置を製造する方法において、接続孔と配線溝とを形成する際に、層間絶縁膜に極端にアスペクト比の高い孔を開孔することと、大きな段差上でレジストパターニングを行うこととを回避し、それによりエッチング工程とリソグラフィ工程への負担を軽減する。【解決手段】 工程(イ)基板1上に第1の絶縁層2を形成する工程;工程(ロ)第1の絶縁層2に接続孔3を形成する工程;工程(ハ)接続孔3を形成した後に、第1の絶縁層2上に第2の絶縁層4を更に形成する工程;工程(ニ)第2の絶縁層4に配線溝5を形成する工程;及び工程(ホ)接続孔3と配線溝5を同時に配線材料で埋め込む工程を有する半導体装置の製造方法において、工程(ハ)において第2絶縁層4を形成する際に、工程(ロ)で形成された接続孔3の開口部を覆い且つ接続孔内にボイドを残すように形成する。

Claim (excerpt)：

以下の工程(イ)〜(ホ):(イ)基板上に第1の絶縁層を形成する工程;(ロ)第1の絶縁層に接続孔を形成する工程;(ハ)接続孔を形成した後に、第1の絶縁層上に第2の絶縁層を更に形成する工程;(ニ)第2の絶縁層に配線溝を形成する工程;及び(ホ)接続孔と配線溝を同時に配線材料で埋め込む工程;を有する半導体装置の製造方法において、工程(ハ)における第2の絶縁層を形成する際に、工程(ロ)で形成された接続孔の開口部を覆い且つ接続孔内にボイドを残すことを特徴とする半導体装置の製造方法。