Pat

J-GLOBAL ID：200903023640390994

半導体装置及びそのレイアウト方式

Inventor： 久保田 明夫
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 小川 勝男
Gazette classification：公開公報
Application number (International application number)：1992006214
Publication number (International publication number)：1993190672
Application date： Jan. 17, 1992
Publication date： Jul. 30, 1993
Summary：

【要約】【目的】 スタンダードセル方式を採る論理集積回路装置等のフロアプランを効率化しつつ電源供給線を効率良くレイアウトし、その設計工数を削減する。【構成】 セル列CG1〜CG7の中間でX軸方向に配置される電源電圧供給線SVC3及び接地電位供給線SVS3とY軸方向に配置される電源電圧供給線SVC2及びSVS2とをそれぞれ結合するための電源供給セルSCと、電源供給セルSCが挿入されることによって生じる空き領域を埋めるためのダミーセルDCとをセルライブラリに追加し、論理集積回路装置LSI等の自動配置設計の過程で、各セル列におけるMOSFETのゲート幅の総和を計算し、すべてのセル列CG1〜CG7の総和が所定の最大値に対応する距離L1〜L7に達した位置に、電源供給セルSC及びダミーセルDCを挿入する。

Claim (excerpt)：

複数のポリセルがX軸方向に配置されてなりかつ平行して配置される第1及び第2の電源供給線を介して動作電源を受けるセル列の中間に、Y軸方向に配置され上記動作電源を伝達する第3及び第4の電源供給線と上記第1及び第2の電源供給線とをそれぞれ結合するための電源供給セルが設けられることを特徴とする半導体装置。

IPC (3)：

H01L 21/82 ,  G06F 15/60 370 ,  H01L 27/04