Pat

J-GLOBAL ID：200903023922705742

薄膜半導体装置及びその製造方法

Inventor： 小川 和宏 ,  田中 武 ,  小野 記久雄
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 武 顕次郎
Gazette classification：公開公報
Application number (International application number)：1993309237
Publication number (International publication number)：1995162006
Application date： Dec. 09, 1993
Publication date： Jun. 23, 1995
Summary：

【要約】【目的】 非晶質シリコン(a-Si)層の薄膜化を達成し、電界効果移動度を向上させることが可能な薄膜半導体装置、即ち、TFTを提供する。【構成】 絶縁基板1上に、順次、ゲート電極2、ゲート絶縁膜3、シリコン層、ソース・ドレイン電極8が配置されてなる逆スタガ構造の薄膜半導体装置において、シリコン層は、同一平面上に配置形成された真性シリコン層4と高濃度不純物シリコン層5とからなり、ソース・ドレイン電極8は、一部の真性シリコン層4上及び高濃度不純物シリコン層5上に形成されたシリサイド層6、一部の真性シリコン層4上に形成のシリサイド層6上に配置された第1の導電膜7をそれぞれ介して、シリサイド層6上及び第1の導電膜7上にそれぞれ配置形成された第2の導電膜8から構成されている。

Claim (excerpt)：

絶縁基板上に、順次、ゲート電極、ゲート絶縁膜、シリコン層、ソース・ドレイン電極が配置されてなる逆スタガ構造の薄膜半導体装置において、前記シリコン層は、同一平面上に配置形成された真性シリコン層と高濃度不純物シリコン層とからなり、前記ソース・ドレイン電極は、前記一部の真性シリコン層上及び前記高濃度不純物シリコン層上に形成されたシリサイド層、前記一部の真性シリコン層上に形成の前記シリサイド層上に配置された第1の導電膜をそれぞれ介して、前記シリサイド層上及び前記第1の導電膜上にそれぞれ配置形成された第2の導電膜で構成されていることを特徴とする薄膜半導体装置。

IPC (7)：

H01L 29/786 ,  H01L 21/336 ,  G02F 1/136 500 ,  H01L 21/205 ,  H01L 21/316 ,  H01L 21/318 ,  H01L 29/40