Pat
J-GLOBAL ID:200903023928466251
エアリア・グリッド・アレイ・パッケージ用基板およびその製造方法
Inventor:
Applicant, Patent owner:
Agent (1):
京口 清
Gazette classification:公開公報
Application number (International application number):1995239169
Publication number (International publication number):1997064231
Application date: Aug. 24, 1995
Publication date: Mar. 07, 1997
Summary:
【要約】【課題】簡単な手段で多ピンの半導体チップを実装できる高密度のエアリア・グリッド・アレイ・パッケージ用基板を得る。【解決手段】絶縁層3を間にして、パッド7を有する第1層1と半導体チップ10を搭載する第2層2とを有し、該第1層1と第2層2とを接続してなるエアリア・グリッド・アレイ・パッケージ用基板に関し、絶縁層3を間にした第1層1を、レーザー加工で絶縁層3を経て第2層2の裏面に至るまで除去して、断面テーパー状のヴィアホール4を形成後、該ホール4が開口した面からヴィアホール用メッキ5を施し、次いで両面をエッチングして、第1層1には格子点状にパッド7を、また第2層2にはヴィア6に接続すると共に半導体チップ10への配線8・ランド9を形成するようにしたもの。ヴィア6は内部を埋め込まずパッド7が凹部を有しても、また内部を埋め込んでパッド7を平面状としてもよい。
Claim (excerpt):
絶縁層を間にして、パッドを有する第1層と半導体チップを搭載する第2層とを有し、上記第1層と第2層とを接続してなるエアリア・グリッド・アレイ・パッケージ用基板において、上記パッドの一部に第1層から絶縁層を経て第2層に至る断面テーパー状のヴィアを形成して、第2層の配線の一部と一体化したことを特徴とする、エアリア・グリッド・アレイ・パッケージ用基板。
IPC (3):
H01L 23/12
, H05K 1/11
, H05K 3/40
FI (3):
H01L 23/12 Z
, H05K 1/11 Z
, H05K 3/40 Z
Patent cited by the Patent:
Cited by examiner (2)
-
パッケージされた集積回路及びその形成方法
Gazette classification:公開公報
Application number:特願平6-101854
Applicant:アムコール・エレクトロニクス・インク, 帝人株式会社
-
特開昭61-176193
Return to Previous Page