Pat

J-GLOBAL ID：200903023997753955

半導体装置の製造方法

Inventor： 田口 充
Applicant, Patent owner： ソニー株式会社
Agent (1)： 小池 晃 (外2名)
Gazette classification：公開公報
Application number (International application number)：1996029598
Publication number (International publication number)：1997036230
Application date： Feb. 16, 1996
Publication date： Feb. 07, 1997
Summary：

【要約】【課題】 高圧リフロー法における導電膜の加熱流動性を高く維持し、接続孔を良好に埋め込む。【解決手段】 ウェハの大気搬送時にAl-Cu膜5の表面に成長するAl酸化膜7は、融点が高く膜質が硬いので、これを残したまま高圧リフローを行ってもビアホール3をAl-Cu膜5で完全に埋め込むことはできず、ボイド6が残る。そこで、Al-Cu膜5のスパッタ成膜を終了した後、高圧リフローを行う直前にAr+ スパッタ・エッチングを行い、Al酸化膜7を除去する。Al酸化膜はこの他にも、CVD成膜されたTi系下地膜の表面にTi酸化膜が存在している場合にAl-Cu膜をそのまま積層すると、Al-Cu/Ti界面に成長することがある。この場合は、Al-Cu膜の成膜直前にTi酸化膜を同様の方法で除去することにより、Al酸化膜の成長を防止する。

Claim (excerpt)：

基板上の絶縁膜に形成された凹部の開口端を塞ぐごとく導電膜を被着させる第1工程と、前記導電膜の表面に成長する酸化膜を除去する第2工程と、前記導電膜を高圧リフローによって前記凹部に埋め込むことにより配線を形成する第3工程とを有する半導体装置の製造方法。

IPC (4)：

H01L 21/768 ,  H01L 21/203 ,  H01L 21/28 ,  H01L 21/28 301

FI (5)：

H01L 21/90 C ,  H01L 21/203 S ,  H01L 21/28 L ,  H01L 21/28 301 Z ,  H01L 21/28 301 L