Pat

J-GLOBAL ID：200903024005571245

半導体装置及びその製造方法

Inventor： 岩崎 千里 ,  藤本 晴彦 ,  佐々木 順彦
Applicant, Patent owner： アルプス電気株式会社
Agent (1)： 志賀 正武 (外6名)
Gazette classification：公開公報
Application number (International application number)：2001318115
Publication number (International publication number)：2003124225
Application date： Oct. 16, 2001
Publication date： Apr. 25, 2003
Summary：

【要約】【課題】 ベース膜を膜厚制御性に優れ、結晶欠陥の無い非選択成長法により成膜し、ベース層とエミッタ電極との間の絶縁不良を無くし、高速で高性能な半導体装置を提供する。【解決手段】 ベース引き出し電極となる多結晶半導体層とその上に積層した絶縁膜にベース領域用の開口を形成し、該開口を含む基板表面にエピタキシャルベース膜を非選択で成膜する。これにより、エピタキシャルベース膜に空洞が発生したり結晶質の劣化を来すことが無い。また、レジストを用いて開口部分のエピタキシャルベース膜を選択的に残存させ、さらに液相成長酸化シリコンを選択成長させることにより、開口側壁部分でエピタキシャルベース膜に段差が発生せず、しかもエピタキシャルベース膜の上に液相成長酸化シリコンからなる絶縁膜を積層する。

Claim (excerpt)：

セルフアライメントにエミッタが形成されたバイポーラトランジスタを含む半導体装置であって、単結晶半導体基板に形成した第1導電型の単結晶半導体領域の上に設けられた第1の絶縁膜に前記第1導電型の単結晶半導体領域に達する第2の開口を有し、前記第1の絶縁膜上には第2導電型の多結晶半導体膜を有し、該多結晶半導体膜は、第2の開口から所定の長さだけ該第2の開口の内部方向に向けてせり出したせり出し部分を有するとともに、該多結晶半導体膜の第2の開口側の一端は、該多結晶半導体膜上に積層して設けられた第2の絶縁膜とともにほぼ垂直な面を有する、第2の開口とつながる第1の開口の側壁をなしており、前記第1及び第2の開口内において、前記多結晶半導体膜のせり出し部分の下の領域を埋め、第2の開口の底面と第1の開口の側壁に密接して凹状に形成された第2導電型のエピタキシャルベース膜を有し、該エピタキシャルベース膜の上端部は、前記第1の開口の側壁の所望の位置で前記第2の絶縁膜の上部と第1の開口部の側壁を覆うように積層された第3の絶縁膜に接続し、さらに、前記第1の開口内のエピタキシャルベース膜と第3の絶縁膜の内側には第4の絶縁膜が有り、該第4の絶縁膜にはエピタキシャルベース膜の底面に達する第3の開口が設けられており、前記第3の絶縁膜及び第4の絶縁膜を覆い、さらに第3の開口の内部を埋め、かつエピタキシャルベース膜と接触するように第1導電型の多結晶半導体層が形成されており、該多結晶半導体層の上部に金属電極を有するエミッタを具備してなることを特徴とする半導体装置。

IPC (3)：

H01L 21/331 ,  H01L 21/316 ,  H01L 29/732

FI (2)：

H01L 21/316 U ,  H01L 29/72 S

F-Term (24)：

5F003AP04 ,  5F003AP05 ,  5F003BB02 ,  5F003BB04 ,  5F003BB05 ,  5F003BB06 ,  5F003BB07 ,  5F003BB08 ,  5F003BE07 ,  5F003BE08 ,  5F003BF06 ,  5F003BF90 ,  5F003BH18 ,  5F003BM01 ,  5F003BP31 ,  5F003BP33 ,  5F003BP48 ,  5F003BP94 ,  5F003BS04 ,  5F003BS06 ,  5F003BS07 ,  5F058BA09 ,  5F058BC02 ,  5F058BF44