Pat

J-GLOBAL ID：200903024230651746

半導体装置

Inventor： 谷内 正治
Applicant, Patent owner： セイコーエプソン株式会社
Agent (1)： 鈴木 喜三郎 (外1名)
Gazette classification：公開公報
Application number (International application number)：1993168189
Publication number (International publication number)：1995029993
Application date： Jul. 07, 1993
Publication date： Jan. 31, 1995
Summary：

【要約】【目的】半導体装置において下地材料をエッチングしない構造を提供する。【構成】シリコン酸化膜付きのゲート電極とその側壁に形成するサイドウォールとの間にシリコン窒化膜層を形成させる、もしくはゲート電極側壁に形成されたサイドウォールとその上の配線層との絶縁を確保するため形成するシリコン酸化膜との間にシリコン窒化膜層を形成させる。これによりサイドウォールもしくはスルーホールエッチング時にシリコン窒化膜がストッパーとなり下地材料がエッチングされず、膜減りをなくすことが可能となる。【効果】シリコン酸化膜のエッチング条件ではストッパーのシリコン窒化膜はエッチングされないため下地材料がエッチングされないという効果、及びLOCOS素子分離の膜厚も減ることがないため良好な素子分離特性が確保できる。またエッチング時間を延ばしても膜厚の変化が少なく安定した量産が可能である。

Claim (excerpt)：

ゲート電極とその側壁に形成されたサイドウォールとの間にシリコン窒化膜が存在することを特徴とする半導体装置。

IPC (4)：

H01L 21/8242 ,  H01L 27/108 ,  H01L 21/3065 ,  H01L 29/43

FI (3)：

H01L 27/10 325 C ,  H01L 21/302 J ,  H01L 29/62 G