Pat
J-GLOBAL ID：200903024257788158

半導体スタンダードセル及びその配置配線方法

Inventor：
小沼 弘一

About 小沼 弘一


Applicant, Patent owner：
ソニー株式会社

About ソニー株式会社


Agent (1)： 佐藤 隆久
Gazette classification：公開公報
Application number (International application number)：1996192358
Publication number (International publication number)：1998041393
Application date： Jul. 22, 1996
Publication date： Feb. 13, 1998
Summary：
【要約】【課題】セルを配置するだけで全ての電源線が内部で相互接続でき、耐ノイズ性に優れた半導体スタンダードセルおよびその配置配線方法を提供する。【解決手段】本半導体スタンダードセル2は、論理ゲート部8と、配線方向に隣接するセル間で相互に接続され論理ゲート部8に電源電圧を供給する電源線4と、これと異なる階層の配線層を用いて構成されセル内で電源線4に接続され直交して配線されていることによって、この直交方向に隣接するセル間で相互に接続される電源橋絡線18とを有する。本配置配線方法では、この半導体スタンダードセル2を、その電源線4の配線方向と直交する方向に複数個隣接させて配置する。これにより、このセル2を適宜配した論理ICでは、従来のような電源線を相互接続するための周辺スペースを不要とし、また、均一に電源電圧が印加されることからノイズによる電圧レベル変動等があっても誤動作することがない。
Claim (excerpt)：
論理ゲート部と、配線方向に隣接するセル間で相互に接続され、論理ゲート部に電源電圧を供給する電源線と、電源線と異なる階層の配線層を用いて構成され、セル内で電源線に接続され、かつ、電源線に直交して配線されていることによって、電源線と直交する方向に隣接するセル間で相互に接続される電源橋絡線と、を有する半導体スタンダードセル。
IPC (2)：
H01L 21/82 ,  G06F 17/50
FI (4)：
H01L 21/82 B ,  G06F 15/60 658 K ,  G06F 15/60 658 H ,  H01L 21/82 W
Patent cited by the Patent：
Cited by applicant (2) Cited by examiner (2)

Return to Previous Page

TOP

BOTTOM