Pat
J-GLOBAL ID：200903024287923890
チップオンボード基板の製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
佐藤 成示 (外1名)
Gazette classification：公開公報
Application number (International application number)：1995013574
Publication number (International publication number)：1996204312
Application date： Jan. 31, 1995
Publication date： Aug. 09, 1996
Summary：
【要約】【目的】 エッチングの際に発生するオーバーハングを防止して、電気的信頼性に優れるチップオンボード基板の製造方法を提供する。【構成】 基板1の表面に形成された導体層2の表面に、最上層に金メッキ層4aを有したメッキ層4を形成し、所定の導体回路6を形成する半導体チップを直接搭載するためのチップオンボード基板の製造方法において、パターン形成部3aにメッキ層4を形成した後に、メッキレジスト3を剥離し、次いで、前記メッキ層4を含んだ導体層2の表面に、前記メッキレジスト3のパターン形成部3aより広く、かつ包囲する第2のパターン形成部3bを備えた第2のメッキレジスト3を形成して、前記第2のパターン形成部3bにメッキ層4と導体層2とを覆う、メッキ層4とは異なる種類の金属層5を形成した後に、第2のメッキレジスト3を剥離し、次いで、エッチングを行った後、前記金属層5剥離する。
Claim (excerpt)：
基板(1)の表面に形成された導体層(2)の表面にメッキレジスト(3)を形成し、このメッキレジスト(3)のパターン形成部(3a)に最上層に金メッキ層(4a)を有したメッキ層(4)を形成し、次いで、前記メッキレジスト(3)を剥離後、エッチングにより、所定の導体回路(6)を形成する半導体チップを直接搭載するためのチップオンボード基板の製造方法において、前記パターン形成部(3a)にメッキ層(4)を形成した後に、メッキレジスト(3)を剥離し、次いで、前記メッキ層(4)を含んだ導体層(2)の表面に、前記メッキレジスト(3)のパターン形成部(3a)より広く、かつ包囲する第2のパターン形成部(3b)を備えた第2のメッキレジスト(3)を形成して、前記第2のパターン形成部(3b)にメッキ層(4)と導体層(2)とを覆う、メッキ層(4)とは異なる種類の金属層(5)を形成した後に、第2のメッキレジスト(3)を剥離し、次いで、エッチングを行った後、前記金属層(5)剥離することを特徴とするチップオンボード基板の製造方法。
IPC (2)：
Return to Previous Page
