Pat
J-GLOBAL ID：200903024399582204
省電力制御システム
Inventor：
,
,
,
,
,
,
,
Applicant, Patent owner：
Agent (1)：
武 顕次郎
Gazette classification：公開公報
Application number (International application number)：1995079151
Publication number (International publication number)：1996006681
Application date： Apr. 04, 1995
Publication date： Jan. 12, 1996
Summary：
【要約】【目的】 マルチプロセッサ方式の情報処理装置に適用される省電力制御システムに関し、全体的な動作の整合性を損なわずに待機状態のシステムの消費電力が抑制されるように、各々のCPUの状態遷移制御およびその動作状態に応じた個別の省電力制御を行う。【構成】 複数のCPUを備えるマルチプロセッサシステムにおいて、プロセッサバスを監視することで個々のCPUの動作状態を検出するプロセッサバス監視部と、システムの負荷状態を監視するシステム状態監視部とを設ける。また、システム状態監視部からの通知に基づいて個々のCPUによる消費電力を制御するシステム状態制御部を設ける。キー入力待ちなどのために特定のCPUに対する負荷が少ない状態が続くと、そのことがプロセッサバス監視部などによってシステム状態制御部に通知され、システム状態制御部はクロック切替え部に指令して当該CPUへ供給するクロックを低い周波数に切り替える。
Claim (excerpt)：
少なくとも二以上のCPUを備えるマルチプロセッサシステムにおいて、システムの動作状態を常に検知する状態監視手段と、前記状態監視手段に検知されるシステムの動作状態が所定の境界条件を越えて変化したとき、指定されたCPUについて状態遷移制御を行う状態制御手段とを具備することを特徴とする省電力制御システム。
IPC (4)：
G06F 1/26
, G06F 1/32
, G06F 1/04 301
, G06F 15/16 460
G06F 1/00 334 G
, G06F 1/00 332 Z
Cited by examiner (9)
Show all
Return to Previous Page
