Pat

J-GLOBAL ID：200903024401200462

フレーム同期検出回路

Inventor： 山本 裕之 ,  塚越 和明
Applicant, Patent owner： 日立電子株式会社
Gazette classification：公開公報
Application number (International application number)：1993321380
Publication number (International publication number)：1995154444
Application date： Nov. 27, 1993
Publication date： Jun. 16, 1995
Summary：

【要約】【目的】 従来のフレーム同期検出回路では,1チャネルのみでフレーム同期検出を行っているため,データシンボルに最大値が連続したりフェージングによる干渉,雑音付加等によりフレーム同期シンボルを誤って検出する誤検出の発生確率が高くなる欠点がある。本発明はこの欠点をなくし誤検出の無い同期検出が可能なフレーム同期回路を提供することを目的とした。【構成】 受信信号の包絡線成分を複数チャネルで加算して平均化したのち同期加算し,該同期加算値から1スロット分のパターンで相関値を求め相関値が最大となるシンボルを判定する事で同期パターンを検出しフレーム同期信号を出力する。

Claim (excerpt)：

複数チャネルの信号を周波数多重し同時伝送する伝送システムで,送信部は伝送する各フレームに連続する特定のフレーム同期シンボルを挿入して送信し,受信部は受信信号から上記フレーム同期シンボルを検出するフレーム同期検出回路において,複数チャネルの包絡線成分を加算して平均化したのち同期加算し,該同期加算値から上記フレーム内のフレーム同期シンボル数と等しいシンボル数の加算値が最大となるシンボルをフレーム同期シンボルとして検出するよう構成して成るフレーム同期検出回路。

IPC (2)：

H04L 27/38 ,  H04L 7/08