Pat

J-GLOBAL ID：200903024404985177

半導体装置及びその製造方法

Inventor： 那須 雅明
Applicant, Patent owner： シャープ株式会社
Agent (1)： 梅田 勝
Gazette classification：公開公報
Application number (International application number)：1995336695
Publication number (International publication number)：1997181174
Application date： Dec. 25, 1995
Publication date： Jul. 11, 1997
Summary：

【要約】【課題】 配線材料に金属不純物を混入させる方法では、腐食や、不均一析出の影響で機械的強度が弱くなり、また、EM対策の竹の節構造ではSM耐性が悪くなる。【解決手段】 シリコン基板1上に第1シリコン酸化膜2を介して形成された配線10と第2シリコン酸化膜6との間に隙間7が設けられている。

Claim (excerpt)：

絶縁膜上に導電層及び第1層間絶縁膜が形成され、上記導電層及び上記第1層間絶縁膜上に第2層間絶縁膜が形成された半導体装置において、上記導電層と上記第1層間絶縁膜との間に隙間を有することを特徴とする半導体装置。

FI (3)：

H01L 21/90 N ,  H01L 21/90 K ,  H01L 21/90 P