Pat

J-GLOBAL ID：200903024430172982

半導体記憶装置およびその製造方法

Inventor： 山田 敬 ,  尾崎 徹 ,  竹大 精一 ,  青木 正身
Applicant, Patent owner： 株式会社東芝
Agent (1)： 木村 高久
Gazette classification：公開公報
Application number (International application number)：1991309424
Publication number (International publication number)：1993145036
Application date： Nov. 25, 1991
Publication date： Jun. 11, 1993
Summary：

【要約】 (修正有)【目的】 本発明は、キャパシタ容量の増大をはかることを目的とする。【構成】 本発明では、ストレージノードコンタクト8から突出するように形成された筒状の側壁絶縁膜9の内壁から突出端を通り、外側側壁の下端を残すようにストレージノード電極10を形成している。また、本発明の方法では、ストレージノードコンタクト8から突出するように筒状の側壁絶縁膜9を形成し、さらに電極材料を全面に堆積した後、全面をレジストで被覆し、フォトリソグラフィにより、外壁下部を除いて筒状の側壁絶縁膜9の周りの電極材料を覆うようにレジストをパターニングし、このレジストをマスクとして電極材料をエッチングし、ストレージノードコンタクト8から突出するように形成された筒状の側壁絶縁膜9の内壁から突出端を通り、外側側壁の下端を残す形状のストレージノード電極10を形成するようにしている。

Claim (excerpt)：

MOSFETと、前記MOSFETのソ-スまたはドレイン領域に、ストレ-ジノ-ドコンタクトを介して接続されたストレ-ジノ-ド電極とキャパシタ絶縁膜とプレ-ト電極とからなるキャパシタとによって、メモリセルを形成してなるDRAMにおいて、前記ストレ-ジノ-ド電極は、ストレージノードコンタクトから突出するように形成された筒状の側壁絶縁膜の内壁から突出端を通り、外側側壁の下端を残すように構成されていることを特徴とする半導体記憶装置。