Pat

J-GLOBAL ID：200903024434868752

半導体装置

Inventor： 佐藤 成生
Applicant, Patent owner： 富士通株式会社
Agent (1)： 眞鍋 潔 (外3名)
Gazette classification：公開公報
Application number (International application number)：2000242087
Publication number (International publication number)：2002057340
Application date： Aug. 10, 2000
Publication date： Feb. 22, 2002
Summary：

【要約】【課題】 半導体装置に関し、寄生バイポーラ・トランジスタ動作を抑制できる構造をもち、従って、ソフト・エラーの発生が低減されたFBタイプのSOI-MOSFETを多くの工程増加を招来することなく製造できるようにする。【解決手段】 SOI基板の埋め込み絶縁層に到達しない深さを維持すると共に製造プロセス上の支障にならず且つレイアウト上の空所になる部分に延在するソース領域延在部S11、S12、S13などをもつソース領域S1 、S2 、S3 などが形成されてなることを特徴とする。

Claim (excerpt)：

SOI基板の埋め込み絶縁層に到達しない深さを維持すると共にレイアウト上の空所になる部分に延在するソース領域延在部をもつソース領域が形成されてなることを特徴とする半導体装置。

IPC (2)：

H01L 29/786 ,  H01L 27/08 331

FI (4)：

H01L 27/08 331 E ,  H01L 29/78 616 T ,  H01L 29/78 613 B ,  H01L 29/78 616 V

F-Term (18)：

5F048AA06 ,  5F048AA07 ,  5F048AB01 ,  5F048AC04 ,  5F048BA16 ,  5F048BC01 ,  5F048BC03 ,  5F048BC05 ,  5F048BC06 ,  5F048BG05 ,  5F110AA30 ,  5F110BB07 ,  5F110CC02 ,  5F110DD05 ,  5F110EE31 ,  5F110HJ01 ,  5F110HJ30 ,  5F110HM15