Pat
J-GLOBAL ID：200903024440900889

不揮発性半導体メモリ装置およびその動作方法

Inventor：
藤原 一郎

About 藤原 一郎


Applicant, Patent owner：
ソニー株式会社

About ソニー株式会社


Agent (1)： 佐藤 隆久
Gazette classification：公開公報
Application number (International application number)：2001267855
Publication number (International publication number)：2003078048
Application date： Sep. 04, 2001
Publication date： Mar. 14, 2003
Summary：
【要約】【課題】不揮発性半導体記憶素子の専有面積が極めて小さく、パンチスルー等による素子特性低下を防止しやすく、高速動作を可能とする。【解決手段】表面に段差Rを有する第1導電型半導体11と、段差の上部と底部に形成され垂直な方向で分離された2つの第2導電型半導体領域12と、空間的に離散化された電荷蓄積手段を内部に含むゲート誘電体膜13と、ゲート電極14とを有した不揮発性半導体メモリ装置の書き込み時に、一方の第2導電型半導体領域12(BL2,BL4)から供給された電子が他方の第2導電型半導体領域12(BL3)の近傍でホットエレクトロンとなって当該他方側の電荷蓄積手段に注入されるように、2つの第2導電型半導体領域(BL2とBL3、または、BL3とBL4間)と、ゲート電極14とに対し、それぞれ最適化された電圧を印加する工程を含む。
Claim (excerpt)：
表面に段差を有する第1導電型半導体と、段差の上部と底部に形成され、第1導電型半導体の主面に垂直な方向で分離された2つの第2導電型半導体領域と、空間的に離散化された電荷蓄積手段を内部に含み、少なくとも上記段差の側面の一部を被覆するように形成されたゲート誘電体膜と、ゲート誘電体膜を介在させて上記段差の側面に対峙するゲート電極とを有した不揮発性半導体メモリ装置の動作方法であって、書き込み時に、一方の第2導電型半導体領域から供給された電子が他方の第2導電型半導体領域の近傍でホットエレクトロンとなって当該他方側の電荷蓄積手段に注入されるように、上記2つの第2導電型半導体領域間と、上記ゲート電極とに対し、それぞれ最適化された電圧を印加する工程を含む不揮発性半導体メモリ装置の動作方法。
IPC (4)：
H01L 21/8247 ,  H01L 27/115 ,  H01L 29/788 ,  H01L 29/792
FI (2)：
H01L 29/78 371 ,  H01L 27/10 434
F-Term (40)：
5F083EP17 ,  5F083EP18 ,  5F083EP22 ,  5F083EP48 ,  5F083EP49 ,  5F083EP64 ,  5F083EP69 ,  5F083EP75 ,  5F083ER02 ,  5F083ER05 ,  5F083ER06 ,  5F083ER11 ,  5F083ER21 ,  5F083GA01 ,  5F083GA09 ,  5F083JA02 ,  5F083JA03 ,  5F083JA06 ,  5F083KA08 ,  5F083KA13 ,  5F083PR21 ,  5F083PR37 ,  5F101BA42 ,  5F101BA44 ,  5F101BA45 ,  5F101BA46 ,  5F101BA47 ,  5F101BA54 ,  5F101BB02 ,  5F101BC06 ,  5F101BC11 ,  5F101BC12 ,  5F101BC13 ,  5F101BD10 ,  5F101BD13 ,  5F101BD15 ,  5F101BD16 ,  5F101BD33 ,  5F101BH02 ,  5F101BH09
Patent cited by the Patent：
Cited by examiner (6)
Show all

Return to Previous Page

TOP

BOTTOM