Pat
J-GLOBAL ID：200903024445033679
半導体装置およびその製造方法
Inventor：
,
Applicant, Patent owner：
Agent (1)：
深見 久郎 (外3名)
Gazette classification：公開公報
Application number (International application number)：1991312257
Publication number (International publication number)：1993152433
Application date： Nov. 27, 1991
Publication date： Jun. 18, 1993
Summary：
【要約】【目的】 エッチバックタングステンプラグプロセスを経ても、層間ショートなどを防止できる信頼性の高い半導体装置およびその製造方法を提供する。【構成】 素子形成領域60の領域内であって、半導体基板2の表面に、ゲート電極4,ゲート酸化膜5および不純物拡散領域6からなるMOS型トランジスタ30が形成されている。半導体基板2の表面上には、絶縁層7が形成されている。絶縁層7は、不純物拡散領域6の上方に開口52を有している。この絶縁層7の開口52には、タングステンプラグ1bが形成されている。また、ダイシングライン部50において、絶縁層7は溝部51を有している。溝部51は、素子形成領域60を取囲むように形成されている。この溝部51には、タングステンストリート1aが形成されている。
Claim (excerpt)：
主表面を有する半導体基板と、前記半導体基板の主表面に形成された素子を含む素子形成領域と、前記素子形成領域を覆うように形成された第1の材料からなる絶縁層とを備え、前記絶縁層は、前記素子形成領域を取囲むように配置され、かつ前記絶縁層の頂面から前記半導体基板の主表面に延びる穴を有し、前記穴を充填するように形成され、かつ、前記絶縁層の頂面に連続した頂面を有する第2の材料からなる充填層とを備えた、半導体装置。
Patent cited by the Patent：
Return to Previous Page
