Pat

J-GLOBAL ID：200903024464919041

半導体装置及びその製造方法

Inventor： 日向寺 雅彦 ,  小野 玲司
Applicant, Patent owner： 株式会社東芝 ,  東芝電子エンジニアリング株式会社
Agent (1)： 鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1993073233
Publication number (International publication number)：1994291079
Application date： Mar. 31, 1993
Publication date： Oct. 18, 1994
Summary：

【要約】【目的】電極接触部のオ-ミック性と剥離強度の向上、工程の簡略化を図る。【構成】InP基板1上には、InPバッファ層2,InGaAs光吸収層3、InPキャップ層4がそれぞれ形成される。InPキャップ層4には、p型InP領域5が形成される。このp型InP領域5に接触する積層電極は、Au21から構成される第一層と、Ti22などから構成される第二層と、Pt23などから構成される第三層と、Au24などから構成される第四層とを備える。当該積層電極の第一層のAuの厚さは、1〜500nmである。

Claim (excerpt)：

InとPを含むIII -V族化合物半導体と、前記III -V族化合物半導体に接触する積層電極とを有し、前記積層電極は、前記III -V族化合物半導体に接触し、Au又はAuを主成分とする合金から構成される第一層と、前記第一層上に設けられ、Ti、Cr若しくはW、又はこれらのうちのいずれか1つ以上の元素を主成分とする合金から構成される第二層と、前記第二層上に設けられ、Pt、Rh、Pd、Ni、Ta若しくはMo、又はこれらのうちのいずれか1つ以上の元素を主成分とする合金から構成される第三層と、前記第三層上に設けられ、Au、Al若しくはPb、又はこれらのうちのいずれか1つ以上の元素を主成分とする合金から構成される第四層とを具備することを特徴とする半導体装置。

IPC (3)：

H01L 21/28 301 ,  H01L 21/28 ,  H01L 21/3205

Patent cited by the Patent：

Cited by examiner (3)

• 特開昭63-095661
  
• 特開平4-266070
  
• 特開平2-170580