Pat

J-GLOBAL ID：200903024478735164

デシメーションフィルタ

Inventor： 小泉 伸和 ,  角石 光夫 ,  粟田 豊
Applicant, Patent owner： 富士通株式会社
Agent (1)： 伊東 忠彦 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992097988
Publication number (International publication number)：1993299973
Application date： Apr. 17, 1992
Publication date： Nov. 12, 1993
Summary：

【要約】【目的】 本発明はオーバサンプリング・シグマ・デルタ変調型A/D変換器に使用されるデシメーションフィルタに関し、回路規模削減と低消費電力化を目的とする。【構成】 係数発生部12はオーバサンプリング周期の4倍の周期のクロックを計数する第1及び第2のカウンタの出力をオーバサンプリング周期毎に切り換え、サンプリングレートの各周期の前半の期間は2つの係数の更新演算を2サイクルずつ交互に行ない、後半の期間は1つの係数の更新演算のみを行なう。演算部13はサンプリングレートの各周期の前半の期間で2つのフィルタ演算を2サイクルずつ交互に行ない、後半の期間は1つのフィルタ演算を2サイクル行なった後、動作停止することを交互に繰り返す。これにより、フィルタ演算が4タップ分ずつ行なわれる。

Claim (excerpt)：

オーバサンプリング周期毎にシグマ・デルタ変調器から入力される入力信号に対して所定のフィルタ演算を行ない、所要のサンプリングレートに低下された出力信号を出力するデシメーションフィルタにおいて、前記入力信号のうち連続する4つの入力信号単位で乗数を設定する乗数設定部(11)と、前記オーバサンプリング周期の4倍の周期のクロックを計数する互いに初期値の異なる第1及び第2のカウンタ(24,25)の出力を交互に選択し、該選択出力に基づいてフィルタ演算の漸化式の係数を発生する係数発生部(12)と、該係数発生部(12)よりの係数と前記乗数設定部(11)よりの乗数とを乗算し、更にその乗算結果を累積加算して前記所要のサンプリングレートの出力信号を出力する演算部(13)とを有し、前記フィルタ演算を4タップずつ行なうことを特徴とするデシメーションフィルタ。

IPC (2)：

H03H 17/02 ,  H03M 3/02