Pat

J-GLOBAL ID：200903024581626527

自動配置設計方法および自動配置設計装置

Inventor： 月星 佳紀
Applicant, Patent owner： 株式会社東芝 ,  東芝マイクロエレクトロニクス株式会社
Agent (1)： 鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1993148974
Publication number (International publication number)：1995014927
Application date： Jun. 21, 1993
Publication date： Jan. 17, 1995
Summary：

【要約】【目的】LSIチップ上のスタンダードセルを含む信号経路の遅延特性を可及的に要求通り正しく設定する際に、自動修正処理を短時間で実現することができ、LSIの設計コストの低減および製造コストの低減を図る。【構成】遅延時間が相異なる複数の遅延セルまたは駆動能力が相異なる複数のバッファセルを含むスタンダードセルのデータをマクロセルライブラリーへ登録するステップS1と、スタンダードセルを含む信号経路の遅延時間の制約に関する規格を満足するか否かを自動的に判定するステップS7と、規格を満足しなかった場合には信号経路に対して遅延セルまたはバッファセルの挿入、交換、削除のうちの少なくとも1つの処理を含む変更を自動的に行うステップS9と、この変更に基づいて遅延セルまたはバッファセル以外のスタンダードセルの配置を必要に応じて自動修正するステップS10とを具備することを特徴とする。

Claim (excerpt)：

遅延時間が相異なる複数の遅延セルまたは駆動能力が相異なる複数のバッファセルを含む複数のスタンダードセルのデータをマクロセルライブラリーに登録する第1のステップと、前記マクロセルライブラリーに登録されているスタンダードセルの登録データを参照しながら、自動配置設計の対象となる論理回路を構成する所要のスタンダードセルを選択してその初期配置を自動的に決定する第2のステップと、この第2のステップあるいは別のステップの決定に基づいて配置されたスタンダードセルのセル間配線の配線経路を自動的に決定する第3ステップと、この第3ステップで決定されたスタンダードセルを含む信号経路のうちで信号遅延時間に制約が設けられた信号経路の遅延時間を自動的に算出し、信号伝搬のタイミング・シミュレーションを行う第4ステップと、この第4ステップで算出された結果が前記信号経路の遅延時間の制約に関する規格を満足するか否かを自動的に判定する第5ステップと、この第5ステップで前記規格を満足したと判定された場合に、前記第3のステップで決定された配線経路に基づいて配線パターンを自動的に設計する第6ステップと、前記第5ステップで前記規格を満足しなかったと判定された場合に、前記規格を満足するように、前記信号遅延時間に制約が設けられた信号経路に対して前記遅延セルまたはバッファセルの挿入、交換、削除のうちの少なくとも1つの処理を含む変更を自動的に行う第7ステップと、この第7ステップによる変更に基づいて上記遅延セルまたはバッファセル以外のスタンダードセルの配置を必要に応じて自動修正し、前記第3ステップに戻る第8ステップとを具備することを特徴とする自動配置設計方法。

IPC (2)：

H01L 21/82 ,  G06F 17/50

FI (2)：

H01L 21/82 ,  G06F 15/60 370 K

Patent cited by the Patent：

Cited by examiner (4)

• 特開平2-055420
  
• 特開平4-107844
  
• 特開平4-023347
  
• 特開平4-282772