Pat

J-GLOBAL ID：200903024632883635

電子デバイスの製造方法及びエネルギー線吸収材料

Inventor： 坂井 淳二郎
Applicant, Patent owner： 株式会社ルネサステクノロジ
Agent (3)： 吉田 茂明 ,  吉竹 英俊 ,  有田 貴弘
Gazette classification：公開公報
Application number (International application number)：2003123720
Publication number (International publication number)：2004326009
Application date： Apr. 28, 2003
Publication date： Nov. 18, 2004
Summary：

【課題】低誘電率層間絶縁膜をパターニングする場合であっても、フォトレジストにキュア処理を行うことが可能な電子デバイスの製造方法及びエネルギー線吸収材料を実現する。【解決手段】一般式(1)の化合物を含むエネルギー線吸収を、低誘電率層間絶縁膜上に形成した状態でフォトレジストにEBキュア処理を行う。一般式(1)の化合物が電子線をよく吸収するため、被加工膜たる低誘電率層間絶縁膜に電子線が到達しにくい。【選択図】 なし

Claim (excerpt)：

(a)基板上に被加工膜を形成する工程と、 (b)前記被加工膜上にエネルギー線吸収膜を形成する工程と、 (c)前記エネルギー線吸収膜上にフォトレジストパターンを形成する工程と、 (d)前記フォトレジストパターンをマスクに用いて前記被加工膜をエッチングする工程とを備え、 前記エネルギー線吸収膜は、一般式(1)で表される化合物を含む電子デバイスの製造方法。

IPC (4)：

G03F7/11 ,  G03F7/40 ,  H01L21/027 ,  H01L21/768

FI (4)：

G03F7/11 503 ,  G03F7/40 501 ,  H01L21/90 A ,  H01L21/30 563

F-Term (33)：

2H025AA09 ,  2H025AA13 ,  2H025AB16 ,  2H025AC04 ,  2H025AC08 ,  2H025AD03 ,  2H025DA40 ,  2H025FA30 ,  2H025FA41 ,  2H096AA25 ,  2H096BA09 ,  2H096CA06 ,  2H096EA03 ,  2H096EA04 ,  2H096HA03 ,  2H096HA11 ,  5F033HH11 ,  5F033JJ11 ,  5F033MM01 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ01 ,  5F033QQ04 ,  5F033QQ09 ,  5F033QQ25 ,  5F033QQ29 ,  5F033QQ48 ,  5F033RR01 ,  5F033RR06 ,  5F033RR11 ,  5F033XX03 ,  5F033XX24 ,  5F046HA07