Pat

J-GLOBAL ID：200903024753451996

デジタル位相ロック・ループ

Inventor： ピーター・ジェー・メイヤー
Applicant, Patent owner： ヒューレット・パッカード・カンパニー
Agent (1)： 上野 英夫
Gazette classification：公開公報
Application number (International application number)：1995094435
Publication number (International publication number)：1995326964
Application date： Mar. 28, 1995
Publication date： Dec. 12, 1995
Summary：

【要約】【目的】数値制御発振器(NCO)を用いた全デジタル位相ロック・ループ(PLL)を提供する。【構成】本発明の一実施例によれば、PLLにはアップ/ダウンカウンタによって駆動される数値制御発振器(NCO)を用いられる。NCOは微/中間調整および粗調整の2つの調整範囲を有するリング発振器を備えている。コントローラがNCOの周波数信号が基準信号から外れているときこれを判定し、カウンタを更新する際に位相ずれを考慮すべきかどうかを判定する。累積位相誤差をnサイクル毎にゼロにするために、同期モードとして知られるPLLの動作モードが設けられている。

Claim (excerpt)：

検出器入力と検出器出力とを有する位相検出器と、入力が前記検出器の出力に接続されたコントローラ手段と、入力が前記コントローラ手段の出力に接続されたカウンタ手段と、入力が前記カウンタ手段の出力に接続され、出力が前記検出器の入力に接続された数値制御発振器手段と、を備えて成るデジタル位相ロック・ループ。

IPC (3)：

H03L 7/06 ,  H03K 3/354 ,  H03L 7/089

FI (2)：

H03L 7/06 B ,  H03L 7/08 D