Pat
J-GLOBAL ID:200903024782831030

素子分離半導体基板およびその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 三好 秀和 (外3名)
Gazette classification:公開公報
Application number (International application number):1996309590
Publication number (International publication number):1997205140
Application date: Nov. 20, 1996
Publication date: Aug. 05, 1997
Summary:
【要約】【課題】 素子形成領域に結晶欠陥の発生が少ない、有機シリコン系CVD法等による埋め込み素子分離法技術を提供する。【解決手段】 半導体基板の所定の場所に選択的に溝部が形成され、この溝内に有機シリコン系CVD法による酸化膜を埋込酸化膜として埋め込んだ埋込素子分離基板であって、この埋込酸化膜は半導体基板の平坦化前又は平坦化の後に1100°C〜1350°Cで熱処理されている。熱処理により埋込酸化膜中の5員環以上の環構造と4員環以下の環構造が所定の割合であるように構成される。
Claim (excerpt):
半導体基板の表面の一部に形成された複数の溝部と、該溝部の内部に形成された埋込酸化膜と、該溝部と溝部との間に形成された素子形成領域とからなる素子分離半導体基板であって、該埋込酸化膜は有機シリコン系CVD法,塗布ガラスの塗布法、又は陽極酸化法のいずれかの方法により形成され、1100〜1350°Cの温度で熱処理された酸化膜であることを特徴とする素子分離半導体基板。
IPC (2):
H01L 21/76 ,  H01L 21/316
FI (2):
H01L 21/76 N ,  H01L 21/316
Patent cited by the Patent:
Cited by examiner (9)
  • 特開昭58-027342
  • 特開昭63-086449
  • 特開昭58-168259
Show all

Return to Previous Page