Pat

J-GLOBAL ID：200903024869006124

半導体装置の製造方法

Inventor： 和気 節雄 ,  結城 昭正
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 深見 久郎 (外3名)
Gazette classification：公開公報
Application number (International application number)：1994111467
Publication number (International publication number)：1995321237
Application date： May. 25, 1994
Publication date： Dec. 08, 1995
Summary：

【要約】 (修正有)【目的】 ゲート電極層の酸化を防止するとともに、MOSトランジスタの動作時においてゲート酸化膜が絶縁破壊を生じ難く、かつ動作速度の遅延を生じない半導体装置を提供する。【構成】 p型シリコン基板1の表面上にMOSトランジスタ10が形成される。このMOSトランジスタ10の表面を覆うようにCVD法によりシリコン窒化膜13aが形成される。このシリコン窒化膜13a上に、700°C以上825°C以下の温度で減圧CVD法によりシリコン酸化膜15が形成される。このシリコン酸化膜15の表面上にBPSG膜17が形成され、熱処理によりその上部表面が平坦化される。

Claim (excerpt)：

第1導電型の半導体基板の主表面上にゲート酸化膜を介在して、パターニングされたゲート電極層を形成する工程と、前記ゲート電極層の真下に位置する領域を挟むように前記半導体基板の主表面に1対の第2導電型のソース/ドレイン領域を形成する工程と、前記ゲート電極層および前記ゲート酸化膜を覆うようにシリコン窒化膜を形成する工程と、前記シリコン窒化膜に700°C以上825°C以下の温度範囲で熱処理を施す工程と、前記シリコン窒化膜を覆うように絶縁層を形成する工程と、前記絶縁層に熱処理を施す工程とを備えた、半導体装置の製造方法。

IPC (4)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 29/78

FI (2)：

H01L 29/78 371 ,  H01L 29/78 301 G